位相比較器とは? わかりやすく解説

位相検出器

(位相比較器 から転送)

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/11/04 19:47 UTC 版)

4位相検出器。信号は左から右に流れる。左上にあるのはギルバートセルであり、これは正弦波矩形波ではうまく動作するがパルスではうまく動作しない。矩形波の場合はXORゲートとして動作し、NANDゲートからも作ることができる。左中央にある2つの位相検出器がある。フィードバックを追加し1つのNANDゲートを取り除くと時間周波数検出器を作ることができる。遅延ラインはデッドラインを回避する。右にあるのは出力にフィルタを備えたチャージポンプである。

位相検出器(いそうけんしゅつき、:phase detector)または位相比較器(いそうひかくき、:phase comparator)は2つの信号入力間の位相差を表す電圧信号を生成する周波数ミキサアナログ乗算器論理回路位相同期回路:PLL)に必要不可欠な構成部分である。

位相差の検出はモーター制御、レーダー電気通信システム、サーボ機構復調器など多くの応用において極めて重要である。

種類

位相同期回路の位相検出器は2種類に分類することができる[1]。タイプI検出器はアナログ信号や方形波デジタル信号により動くように設計され、差周波数で出力パルスを生成する。タイプI検出器は常に出力波形を生成し、その出力波形は位相同期回路の電圧制御発振器(VCO)を制御するためにフィルタリングしなくてはならない。タイプII検出器は入力パルスと基準パルスのエッジの相対的なタイミングに対してのみ感度が高く、両方の信号が同じ周波数のときに位相差に比例した一定出力を生成する。この出力はVCOの制御電圧にリプルを生じさせない傾向がある。

アナログ位相検出器

位相検出器は2つの入力信号の位相差を計算する必要がある。αを1番目の入力位相とし、βを2番目の入力位相とする。しかし、位相検出器への実際の入力信号はαやβではなくsin(α)やcos(β)といった正弦波である。一般に位相差を計算するにはそれぞれの正規化された入力(常に増加する位相を得るため)のアークサインとアークコサインを計算し引き算をする必要がある。このようなアナログ計算は難しいが、幸いにもいくつかの近似を用いることで簡略化することができる。

位相差が小さい(例えば、1ラジアンよりもずっと小さい)と仮定する。正弦関数と正弦角の加法公式の小角度近似が成り立つ。

CMOSデジタル位相周波数検出器の例。入力はRとVであり、出力UpとDnはチャージポンプに供給される。

矩形波信号に適した位相検出器は排他的論理和(XOR)論理ゲートから作ることができる。比較する2つの信号が完全に同位相の場合、XORゲートの出力は0の一定レベルとなる。2つの信号の位相が1°異なる場合、XORゲートの出力はそれぞれのサイクルの1/180の間(2つの信号の値が異なるサイクルの部分)ハイになる。信号が180° 異なる、つまり一方の信号がローの時もう一方はハイで逆も同様である場合、XORゲートの出力は常にハイとなる。

XOR検出器は90°の位相差近くでロックし、基準周波数の2倍の矩形波出力を持つという点でアナログミキサとよく比較される。矩形波のデューティサイクルは、結果として生じる位相差に比例して変化する。XORゲートの出力をローパスフィルタにあてることで2つの信号間の位相差に比例するアナログ電圧となる。これは対称的な矩形波もしくはそれに近い入力を必要とする。残りの特性はアナログミキサのキャプチャレンジ、ロック時間、基準スプリアス、ローパスフィルタの要求と非常によく似ている。

デジタル位相検出器はサンプルホールド回路、チャージポンプやフリップフロップからなる論理回路を基に作ることもできる。論理ゲートを基にした位相検出器がPLLで使われる場合、入力信号の周波数がVCOの最初の周波数と実質的に異なる場合であってもVCOを素早く入力信号と同期させることができる。このような位相検出器は、比較される2つの信号の間にわずかな位相差しか存在しない場合により良い精度を持つなど、他にも望ましい特性を持つ。これは、デジタル位相検出器がXOR検出器と比べほぼ無限の引き込み範囲を持つからである。

位相周波数検出器

位相周波数検出器(phase frequency detector, PFD)は元々4つのフリップフロップで作られた非同期回路である(すなわちRCAのCD4046とmotorolaのMC4344という集積回路に見られる位相周波数検出器は1970年代に導入された)。ロジックが、2つの信号のうちどちらのゼロ交差が早いか、より頻度が多いかを決定する。PLLで使用すると、オフ周波数であってもロックをすることができる。

PFDは乗算器やXORゲートなどの単純な位相検出器設計に比べ、引き込み範囲とロック時間を改善している。これらの設計は、2つの入力位相が既に閉じている(ロックもしくはロックに近い)が、位相差が大きすぎるとうまく動作しないときにいい機能をする。位相差が大きすぎる(瞬間周波数差が大きい場合に起きる)とき、ループゲインの符号が反転し、短間隔でロックから離れるようにVCOの駆動を始める。PFDの設計はこの問題を回避する。 PFDは比較される2つの信号の位相が異なるときだけでなく、周波数が異なる場合にも出力を生成するという利点がある。位相周波検出器は、PLLが入力信号の間違った位相もしくは間違った周波数(例えば入力信号の高調波)と同期するというPLLにおける「間違ったロック」状態を防止する。

バンバン(bang-bang)チャージポンプ位相検出器は、積分器として動作するキャパシタに正または負の固定合計電荷を持つ電流パルスを供給する。バンバンチャージポンプの位相検出器は、検出器が合計効果なく両方のチャージポンプを起動、もしくはどちらも起動しないほど入力同士の位相が十分近いという、デッドバンドを常に持つ必要がある。バンバン位相検出器は単純であるが、デッドバンド内のドリフトのため、非常に小さいピーク間のジッターと関連している。

設計1976年に元のRCA/Motorolaの12状態構成ではなく3状態位相検出器配列(2つのフリップフロップのみを使用)を用いることでこの問題がエレガントに解決できることが示された[要出典]。他のタイプの位相周波数検出器についても、エレガントさは欠けるがデッドゾーン現象の解決法が存在する[3]。3状態位相周波数検出器は信号再生システム(例えば、クロックリカバリ設計)でみられるランダム化された信号劣化と関係する特定の応用では機能しないため、他の解決法が必要である。[4]

比例位相検出器は検出された位相誤差に比例した電荷量を供給するチャージポンプを使っている。デッドバンドはあるものもあればないものもある。具体的には位相差が0であっても「アップ」および「ダウン」制御パルスの両方が生成されるものもある。これらのパルスは小さく、名目上は同じ持続時間であり、位相が完全に一致した時にチャージポンプに等しい正および負の電流パルスを生成させる。この種の制御系を備えた位相検出器はデッドバンドを示さず、典型的にはPLLで使われるときにピーク間のジッタが最小値となる。

PLL応用において、ループがロックされていないときを知る必要がある。より複雑なデジタル位相周波数検出器は普通、ロック状態が解けたことの信頼できる表示を可能となる出力を持つ。

電子位相検出器

レーダーで使われるようないくつかの信号処理技術は、信号において符号化された全ての情報を回復するために、その信号の振幅と位相の両方を必要とすることがある。1つの技術は振幅制限された信号をプロダクト検波器の1つのポートに供給し、基準信号をもう1つのポートに供給する。検出器の出力は信号間の位相差を表す。

光位相検出器

位相検出器は光学系においては干渉計として知られている。パルス(振幅変調)光に対してはキャリア間の位相を測定していると言われている。非線形結晶における相互相関により、2つの短い光パルスのエンベロープ間の遅延を測定することもできる。非線形結晶にパルスを送ることにより、光パルスのエンベロープとキャリアの間の位相を測定することが可能である。ここではスペクトルが広がり、エッジの形状は位相に大きく依存する。

脚注

  1. ^ Paul Horowitz and Winfield Hill, The Art of Electronics 2nd Ed. Cambridge University Press, Cambridge, 1989 ISBN 0-521-37095-7 pg. 644
  2. ^ Crawford 1994, pp. 9, 19
  3. ^ Crawford 1994, pp. 17–23, 153, and several other pages
  4. ^ Wolaver 1991, p. 211

参考文献

関連文献

  • Egan, William F. (2000), Frequency Synthesis by Phase-lock (2nd ed.), John Wiley & Sons, ISBN 0-471-32104-4 

関連項目

外部リンク


位相比較器

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2018/10/08 06:31 UTC 版)

位相同期回路」の記事における「位相比較器」の解説

入力され2つ信号位相差電圧変換し出力する回路である。アナログPLLではアナログ乗算器良く使われデジタルPLLでは排他的論理和チャージポンプなどから構成される

※この「位相比較器」の解説は、「位相同期回路」の解説の一部です。
「位相比較器」を含む「位相同期回路」の記事については、「位相同期回路」の概要を参照ください。

ウィキペディア小見出し辞書の「位相比較器」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ


英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「位相比較器」の関連用語





5
16% |||||





位相比較器のお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



位相比較器のページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
All text is available under the terms of the GNU Free Documentation License.
この記事は、ウィキペディアの位相検出器 (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 Weblio辞書に掲載されているウィキペディアの記事も、全てGNU Free Documentation Licenseの元に提供されております。
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、Wikipediaの位相同期回路 (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2025 GRAS Group, Inc.RSS