ストラクチャードASIC（英: structured ASIC）
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/01/04 14:32 UTC 版)
「ASIC」の記事における「ストラクチャードASIC（英: structured ASIC）」の解説
開発期間を短縮するために、ゲートアレイの下地に加えSRAMやクロック用PLL、入出力インターフェースなどの汎用機能ブロックを予め組み込み、最小限の個別設計で対応できるようにしたもの。クロック分配回路などは製造者側で専用配線層を用いて配線するなど、ユーザの設計負担を減らす工夫が見られる。各ベンダで提供する機能はかなり異なる。
※この「ストラクチャードASIC（英: structured ASIC）」の解説は、「ASIC」の解説の一部です。
「ストラクチャードASIC（英: structured ASIC）」を含む「ASIC」の記事については、「ASIC」の概要を参照ください。
ウィキペディア小見出し辞書の「ストラクチャードASIC」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- ストラクチャードASICのページへのリンク
