Nios II/f
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/02/14 00:46 UTC 版)
「Nios II」の記事における「Nios II/f」の解説
Nios II/fコアはコアサイズが大きいが最大パフォーマンスを実現するように設計されている。Nios II/fの機能は、以下のようである。 分離された命令用とデータ用のキャッシュ (512Bから64KB) オプションのMMUまたはMPU(英語版) 最大2GBまでの外部アドレス空間 オプションの命令とデータのための緊密に結合したメモリ 最大のDMIPS/MHz値を達成するための6段階パイプライン シングルサイクルで実行できるハードウェアによる乗算とバレルシフタ オプションのハードウェアによる除算 動的な分岐予測 最大256のカスタム命令と無制限のハードウェアアクセラレータ JTAGデバッグモジュール オプションのハードウェアブレークポイント、データトリガー。リアルタイムトレースを含んだJTAGデバッグモジュールの拡張
※この「Nios II/f」の解説は、「Nios II」の解説の一部です。
「Nios II/f」を含む「Nios II」の記事については、「Nios II」の概要を参照ください。
- Nios II/fのページへのリンク