Nios II/e
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/02/14 00:46 UTC 版)
「Nios II」の記事における「Nios II/e」の解説
Nios II/eコアはFPGAのロジックを可能な限り最小限使用するように設計されている。これは、低コストなCyclone II FPGAを使用する場合に特に効率が良くなる。Nios II/eの機能は、以下のようである。 最大2GBまでの外部アドレス空間 JTAGデバッグモジュール 700より少ない論理素子数 オプションのデバッグ用の拡張 最大256のカスタム命令
※この「Nios II/e」の解説は、「Nios II」の解説の一部です。
「Nios II/e」を含む「Nios II」の記事については、「Nios II」の概要を参照ください。
- Nios II/eのページへのリンク