CPLDとの比較とは? わかりやすく解説

CPLDとの比較

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/05/20 23:15 UTC 版)

FPGA」の記事における「CPLDとの比較」の解説

CPLDFPGA大きな違いアーキテクチャである。CPLDの方が構成自由度小さいが、遅延時間予測しやすく、チップ面積における相互接続経路比率小さい。FPGA逆に相互接続の方が支配的で、それゆえ柔軟性が高い。 また、FPGAの方が組み込まれている機能が高度でメモリ埋め込まれており、デコーダ数学関数演算実装した論理ブロックもある。

※この「CPLDとの比較」の解説は、「FPGA」の解説の一部です。
「CPLDとの比較」を含む「FPGA」の記事については、「FPGA」の概要を参照ください。

ウィキペディア小見出し辞書の「CPLDとの比較」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「CPLDとの比較」の関連用語

1
6% |||||

CPLDとの比較のお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



CPLDとの比較のページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのFPGA (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2025 GRAS Group, Inc.RSS