高速処理の専用回路の限界
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/06/05 00:27 UTC 版)
「マルチコア」の記事における「高速処理の専用回路の限界」の解説
現在の汎用プロセッサ内部の処理機構がスーパースカラ機構などにより既に高度に高速処理への最適化がなされている。たとえば命令の先読みによって投機実行と呼ばれる、本当に実行が必要かまだ決まらない内から前もって次の処理を実行してしまうという動作を常に行う、汎用プロセッサの外部に主メモリがあるにもかかわらず汎用プロセッサ上にキャッシュ・メモリーが3段階にも用意されている、さらにプリフェッチ・キューまでが用意されているといった具合である。他にもスーパーパイプライン、VLIW、アウト・オブ・オーダー実行等がある。これらの高速処理に欠かせない汎用プロセッサの回路は、それぞれがほんの少しだけ処理の高速化に貢献している回路であり、これ以上同様の付加回路を汎用プロセッサに追加してもそれほどの処理の高速化には貢献しないと予測される。
※この「高速処理の専用回路の限界」の解説は、「マルチコア」の解説の一部です。
「高速処理の専用回路の限界」を含む「マルチコア」の記事については、「マルチコア」の概要を参照ください。
ウィキペディア小見出し辞書の「高速処理の専用回路の限界」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ。
- 高速処理の専用回路の限界のページへのリンク
