冗長構成
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/06/05 00:27 UTC 版)
メモリー半導体ではあらかじめ冗長領域を設けて不良を少なくする工夫が行われているが、マルチコアの登場によって演算部であるコアも同様の冗長的な編成が可能となっている。ソニー・コンピュータエンタテインメントのCellプロセッサでは8個あるコア相当のSPEの内、実際にイネーブルにするSPEは7個とした。こうすることで1個のSPEの動作不良な量産ダイの中でも出荷可能となり、歩留まりが向上する。米インテル社から将来出荷予定のNehalemでもキャッシュメモリーの冗長化だけでなく不良コアをディスエーブルする機能が付くと公表されている。
※この「冗長構成」の解説は、「マルチコア」の解説の一部です。
「冗長構成」を含む「マルチコア」の記事については、「マルチコア」の概要を参照ください。
ウィキペディア小見出し辞書の「冗長構成」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ。
- 冗長構成のページへのリンク
