ハードウェア・デコーダ・エンコーダ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/06/05 14:49 UTC 版)
「VP8」の記事における「ハードウェア・デコーダ・エンコーダ」の解説
ハードウェアでエンコード・デコードするためのVHDLおよびVerilogで書かれたソースコードが公開されている。プロセスルール65nmで1080pの動画デコードが25mW、720pの動画エンコードが80mWで行える。 ハードウェアエンコーダは以下のSoCなどで採用されている。 NVIDIA Tegra 4, K1, X1 Rockchip RK3066, RK3188 ハードウェアデコーダは以下のSoCなどで採用されている。 Allwinner A10, A13 Broadcom BCM28150 Freescale i.MX 6 HiSilicon K3V2 Marvell Armada 1500 Nufront NS115 NVIDIA Tegra 3, 4, K1, X1 Rockchip RK2918, RK3066, RK3188 Samsung Exynos 5 ST-Ericsson NovaThor L9540 Texas Instruments OMAP 5 Ziilabs ZMS40
※この「ハードウェア・デコーダ・エンコーダ」の解説は、「VP8」の解説の一部です。
「ハードウェア・デコーダ・エンコーダ」を含む「VP8」の記事については、「VP8」の概要を参照ください。
ウィキペディア小見出し辞書の「ハードウェアデコーダ・エンコーダ」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- ハードウェアデコーダ・エンコーダのページへのリンク
