ソフトウェアによるTLB管理の場合
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2017/08/09 14:54 UTC 版)
「トランスレーション・ルックアサイド・バッファ」の記事における「ソフトウェアによるTLB管理の場合」の解説
TLBミスにより "TLB miss" 例外が発生し、オペレーティングシステムがページテーブルを参照してソフトウェアによるアドレス変換が行われる。オペレーティングシステムは見つかった情報をTLBに格納し TLB miss 例外を発生した命令を再実行する。MMU による TLB 管理と同様、オペレーティングシステムがページテーブルから対応する変換情報を得られなかった場合、ページフォールトが発生し、同様に処理しなければならない。このようなアーキテクチャの命令セットにはTLBを操作する命令がある。そのため、TLBエントリのフォーマットが命令セットアーキテクチャ (ISA) の一部として明示されている。MIPSアーキテクチャではソフトウェア管理のTLBになっている。SPARC V9 アーキテクチャではMMUのない実装、ソフトウェア管理のTLBを持つMMU実装、ハードウェア管理のTLBを持つMMU実装の3種類を選択可能で、UltraSPARCアーキテクチャではソフトウェア管理のTLBを指定している。Itaniumアーキテクチャではハードウェア管理TLBとソフトウェア管理TLBを選択可能になっている。
※この「ソフトウェアによるTLB管理の場合」の解説は、「トランスレーション・ルックアサイド・バッファ」の解説の一部です。
「ソフトウェアによるTLB管理の場合」を含む「トランスレーション・ルックアサイド・バッファ」の記事については、「トランスレーション・ルックアサイド・バッファ」の概要を参照ください。
- ソフトウェアによるTLB管理の場合のページへのリンク
