PowerXCell 32iv
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/01/23 18:42 UTC 版)
「PowerXCell」の記事における「PowerXCell 32iv」の解説
2011年前半までを目標に計画されていたCell/B.E.プロセッサの後継チップ。32nm SOIプロセスを使用し、4個のPPE'と32個のeSPEを搭載、クロック周波数も3.8GHzまで向上させ、1チップで単精度浮動小数点演算能力が1TFLOPS(倍精度は500GFLOPS)を有するとされる。従来のCell/B.E.プロセッサと100%の後方互換性を保ちながら、PPEの性能を大幅に向上、SPEの性能は従来と同等以上(但し新命令使用時は大幅な性能向上)、SPE間のレイテンシ削減、更なるオンチップメモリー、メインメモリーとのレイテンシ削減および帯域幅拡大と大きな変更が加えられる予定だった。
※この「PowerXCell 32iv」の解説は、「PowerXCell」の解説の一部です。
「PowerXCell 32iv」を含む「PowerXCell」の記事については、「PowerXCell」の概要を参照ください。
ウィキペディア小見出し辞書の「PowerXCell 32iv」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ。
- PowerXCell 32ivのページへのリンク
