PowerXCell 32ii
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/01/23 18:42 UTC 版)
「PowerXCell」の記事における「PowerXCell 32ii」の解説
2010年を目処にCell/B.E.アーキテクチャーとして初の1チップ1TFLOPSを目指した次世代CELL。45nm SOIプロセスを使用し、2個のPPE'と32個のeSPEを搭載、次世代メモリに対応するとされていたが、2008年中頃までにスケールアップしたPowerXCell 32ivへと計画が変更された。当初IBMは「1TF Processor」、SCEは「Mega Cell」、東芝では「Cell'」とそれぞれのロードマップに掲げられていた。
※この「PowerXCell 32ii」の解説は、「PowerXCell」の解説の一部です。
「PowerXCell 32ii」を含む「PowerXCell」の記事については、「PowerXCell」の概要を参照ください。
ウィキペディア小見出し辞書の「PowerXCell 32ii」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- PowerXCell 32iiのページへのリンク
