仕様の履歴

ウィキペディア小見出し辞書

仕様の履歴

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/03/12 13:59 UTC 版)

「SPARC」の記事における「仕様の履歴」の解説

アーキテクチャは何回か改訂されている。ハードウェアによる乗算と除算がバージョン8で追加されている。バージョン9ではかなり大幅な改訂が加えられ、64ビット化されたSPARC仕様が完成している。 さらにSPARC Joint Programming Specification (JPS1) では、MMU等のバージョン9では未定義とされた部分の仕様が規定されている。 サン・マイクロシステムズ固有のアーキテクチャ仕様であるUltraSPARC Architecture 2005では、命令とレジスタが追加され、超特権 (hyperprivileged) モードも追加された。この仕様はUltraSPARC T1から始まる新たなUltraSPARCシリーズで実装される。T1はCPUコアを8個備え、全体で32スレッドを実行できる。UltraSPARC Architecture 2005にはサンの標準拡張が含まれるが、それ以外はSPARC V9 Level 1仕様に完全準拠している。このアーキテクチャは1987年のSPARC V7からのアプリケーションのバイナリ互換性を維持している。 2005年12月にサン・マイクロシステムズはUltraSPARC T1の実装をオープンソース化した（OpenSPARC参照）。 SPARCの様々な実装の中で、サン・マイクロシステムズのSuperSPARCとUltraSPARC-1は非常に人気があったことから、SPEC CPU95とCPU2000ベンチマークの基準システムとして使われている。 SPARCマイクロプロセッサ仕様モデル周波数[MHz]アーキテクチャ版年コア数×スレッド数=スレッド数合計プロセス[μm]トランジスタ数[百万]ダイサイズ[mm2]ピン数電力[W]電圧[V]L1 Dキャッシュ[k]L1 Iキャッシュ[k]L2キャッシュ[k]L3キャッシュ[k]SF9010/MB86900 (or L64801) 14.28–25 V7 1988? 1/1 CYC7C601 25–40 V7 1989? 1/1 microSPARC I 40–50 V8 1992 1/1 0.8 0.8 225 288 2.5 5 2 4 -- -- SuperSPARC I 33–60 V8 1991-1992 1/1 0.8 3.1 -- -- 14.3 5 16 20 0-2048 -- HyperSPARC A 40–90 V8 1993 1/1 0.5 -- -- -- -- 5? 0 8 128-256 -- microSPARC II 60–125 V8 1994 1/1 0.5 2.3 233 321 5 3.3 8 16 -- -- HyperSPARC B 90–125 V8 1994 1/1 0.4 -- -- -- -- 3.3 0 8 128-256 -- SuperSPARC II 75–90 V8 1994 1/1 0.8 3.1 299 -- 16 -- 16 20 1024-2048 -- HyperSPARC C 125–166 V8 1995 1/1 0.35 -- -- -- -- 3.3 0 8 512-1024 -- TurboSPARC 160–180 V8 1995 1/1 0.35 -- -- 416 7 3.5 16 16 512 -- UltraSPARC I 143–200 V9 1995 1/1 0.5 5.2 315 521 30 @167 MHz 3.3 16 16 512-1024 -- HyperSPARC D 180–200 V8 1996 1/1 0.35 -- -- -- -- 3.3 16 16 512 -- UltraSPARC IIs (Blackbird) 250–360 V9 1997 1/1 0.35 5.4 -- 521 25 @250 MHz 2.5 16 16 1024 or 4096 -- UltraSPARC IIs (Sapphire-Black) 360–480 V9 1999 1/1 0.25 5.4 156 521 21 @400 MHz 1.9 16 16 1024–8192 -- UltraSPARC IIi (Sabre) 270–360 V9 1997 1/1 0.35 5.4 148 587 21 1.9 16 16 256–2048 -- UltraSPARC IIi (Sapphire-Red) 333–480 V9 1998 1/1 0.25 5.4 -- 587 21 @440 MHz 1.9 16 16 2048 -- UltraSPARC IIe (Hummingbird) 400–600 V9 2000 1/1 0.18 Al -- -- 370 13 max @500 MHz 1.5-1.7 16 16 256 -- UltraSPARC IIi (IIe+) 550–650 V9 2002 1/1 0.18 Cu -- -- 370 17.6 1.7 16 16 512 -- UltraSPARC III 600–900 V9/JPS1 2001 1/1 0.13 Al 29 330 1368 53 1.6 64 32 8192 -- UltraSPARC IIIcu 1002–1200 V9/JPS1 2001 1/1 0.13 Cu 29 -- 1368 -- 1.6 64 32 8192 -- Ultra SPARC IIIi 1064–1593 V9 2003 1/1 0.13 87.5 206 959 52 1.3 64 32 1024 -- UltraSPARC IV 1050–1350 V9 2004 2/1=2 0.13 66 356 1368 108 1.35 64 32 16384 -- UltraSPARC IV+ 1500 V9 2005 2/1=2 0.09 295 336 1368 90 1.1 64 64 2048 32768 UltraSPARC T1 1000–1400 V9/UA 2005 2005 8/4=32 0.09 300 340 1933 72 1.3 8 16 3072 -- UltraSPARC T2 1200–1400 V9/UA 2007 2007 8/8=64 0.065 503 342 1831 95 1.1-1.5 8 16 4096 -- SPARC T3 –1670 V9 2010 16/8=128 0.040 ??? 371 ???? 135 ???? 8 16 6144 -- SPARC T4 2850 - 3000 V9 2011 8/8=64 0.040 855 403 ???? 240 ???? 16 16 128 4096 SPARC64 101–118 V9 1995 1/1 0.4 -- -- -- -- -- 128 128 -- -- SPARC64 II 141–161 V9 1996 1/1 0.34 -- -- -- -- -- 128 128 -- -- SPARC64 GP 250–330 V9 1998 1/1 0.24 17.6 240 -- -- 2.5 64 64 8192 -- SPARC64 GP 400–810 V9 2000 1/1 0.18 Cu0.15 Cu 30.2 217 -- -- 1.8 128 128 8192 -- SPARC64 V 1100–1350 V9/JPS1 2003 1/1 0.13 Cu 190 289 269 40 1.2 128 128 2048内蔵 -- SPARC64 V 1650–2160 V9/JPS1 2004 1/1 0.09 Cu 400 297 279 65 1 128 128 4096内蔵 -- SPARC64 VI 2150–2400 V9/JPS1 2007 2/2=4 VMT 0.09 Cu 540 421 -- 120 -- 128 128 6144内蔵 -- SPARC64 VII 2400–2520 V9/JPS1? 2008 4/2=8 SMT 0.065 Cu - 445 -- 135 -- 64 64 6144内蔵 -- SPARC64 VIIIfx 2000 V9/JPS1/HPC-ACE 2009 8/1=8 0.045 Cu 760 513 1271 58 -- 32 32 5210内蔵 -- SPARC64 IXfx 1848 V9/JPS1/HPC-ACE 2011 16/1=16 0.040 1870 484 1442 110 -- 32 32 12288内蔵 -- SPARC64 X 3000+ V9/JPS1/HPC-ACE 2012 16x2=32 0.028CMOS Cu 2950 587.5 1500 ? ? 64x16 64x16 24576 -- SPARC T5 3600 V9 / OSA2011? 2013 8×16=128 0.028 ? ? ? ? ? 16x8 16x8 128x16 8192 SPARC M5 3600 V9 / OSA2011? 2013 8×6=48 0.028 ? ? ? ? ? 16x6 16x6 128x6 49152 SPARC M6 3600 OSA2011 2013 8×12=96 28nm ? ? ? ? ? 16×12 16×12 128×12 49152 SPARC64 X+ (Athena+) 3200–3700 OSA2011 / HPC-ACE 2014 2×16=32 28nm 2990 600 1500 392 ? 64×16 64×16 24M none SPARC64 XIfx 2200 OSA2011 / HPC-ACE2 2015? 1×(32+2)=34 20nm 3750 ? 1001 ? ? 64×34 64×34 12M×2 none SPARC M7 4133 OSA2015 2015 8×32=256 20nm >10,000 ? ? ? ? 16×32 16×32 256×24 65536 SPARC S7 4270 OSA2015 2016 8×8=64 20nm >10,000 ? ? ? ? 16×8 16×8 256Dx4256Ix2 16384 SPARC64 XII 4250(>4350) SPARC-V9/JPS HPC-ACE VM / SWoC 2017 12×8=96 20nm 5,450 795 1860 ? 32×96 64×96 512 32M SPARC M8 5000 OSA2015 2017 32×8=256 20nm >10,000 ? ? ? ? 16×32 32×32 128Dx32256Ix8 65536 モデル周波数[MHz]アーキテクチャ版年コア数×スレッド数=スレッド数合計プロセス[μm]トランジスタ数[百万]ダイサイズ[mm2]ピン数電力[W]電圧[V]L1 Dキャッシュ[k]L1 Iキャッシュ[k]L2キャッシュ[k]L3キャッシュ[k]