キャッシュとメモリ・インタフェース
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/02/11 04:27 UTC 版)
「Bulldozer (マイクロアーキテクチャ)」の記事における「キャッシュとメモリ・インタフェース」の解説
最大8MBのL3は同じシリコンダイ上のすべてのコア間で共有される(デスクトップセグメントの4コアの場合は8MB、サーバーセグメントの8コアの場合は16MB)、それぞれ2MBの4つのサブキャッシュに分割され、1.1125Vで2.2GHz動作が可能である DDR3-1866までのネイティブDDR3メモリをサポート デスクトップおよびサーバー/ワークステーション用Opteron 42xx "Valencia"はデュアルチャネルDDR3統合メモリコントローラー; サーバー/ワークステーション用Opteron 62xx "Interlagos"はクワッドチャネルDDR3統合メモリコントローラーである AMDはチャネルごとにDDR3-1600の2つのDIMMのサポートを主張する。シングルチャンネル上のDDR3-1866の2つのDIMMは、1600にダウンクロックされる。
※この「キャッシュとメモリ・インタフェース」の解説は、「Bulldozer (マイクロアーキテクチャ)」の解説の一部です。
「キャッシュとメモリ・インタフェース」を含む「Bulldozer (マイクロアーキテクチャ)」の記事については、「Bulldozer (マイクロアーキテクチャ)」の概要を参照ください。
ウィキペディア小見出し辞書の「キャッシュとメモリ・インタフェース」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- キャッシュとメモリ・インタフェースのページへのリンク
