エンコーダーの基本構成とは? わかりやすく解説

Weblio 辞書 > 辞書・百科事典 > ウィキペディア小見出し辞書 > エンコーダーの基本構成の意味・解説 

エンコーダーの基本構成

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/12/03 08:30 UTC 版)

HDCD」の記事における「エンコーダーの基本構成」の解説

HDCDエンコーダーは、「A/D変換回路」-「HDCDエンコーダー回路」-「D/A変換回路」という3つの構成から成り立っている。 A/D変換回路のデシメーションフィルターの出力bit数は20bitであるが、HDCDエンコーダー入出力インターフェース24bitである。内蔵A/D変換回路使わず外部ユニット接続しデジタル入力することも可能である。HDCDエンコーダー標本化周波数44.1kHz対応したModel1と、ハイサンプリング88.2kHz及び96kHz対応したModel2の2機種販売されていたが、現在は製造中止となっている。

※この「エンコーダーの基本構成」の解説は、「HDCD」の解説の一部です。
「エンコーダーの基本構成」を含む「HDCD」の記事については、「HDCD」の概要を参照ください。

ウィキペディア小見出し辞書の「エンコーダーの基本構成」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「エンコーダーの基本構成」の関連用語

1
4% |||||

エンコーダーの基本構成のお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



エンコーダーの基本構成のページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのHDCD (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2025 GRAS Group, Inc.RSS