Unique/priority if/case
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/10/12 07:43 UTC 版)
「SystemVerilog」の記事における「Unique/priority if/case」の解説
入れ子になった if や case 文において、unique属性を指定することで必ず1つの分岐（case）だけが実行されることを指示できる（どれも実行できない場合はエラーとなる）。つまり、各ケースは並行して実行可能である。if や case 文での priority属性は条件を順次評価していくことを示す。これまでアノテーションで synopsys full_case parallel_case を使って指示していたことを正式にキーワードとして指示できるようになったのである。
※この「Unique/priority if/case」の解説は、「SystemVerilog」の解説の一部です。
「Unique/priority if/case」を含む「SystemVerilog」の記事については、「SystemVerilog」の概要を参照ください。
ウィキペディア小見出し辞書の「Unique/priority if/case」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- Unique/priority if/caseのページへのリンク
