SSIの設計とは? わかりやすく解説

SSIの設計

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2017/07/20 02:36 UTC 版)

同期式シリアルインタフェース」の記事における「SSIの設計」の解説

インターフェース上記の図に示すように、非常に簡単なデザインである。2対のペアからなり、1対はマスタからのクロック信号送信し残りの1対はスレーブからのデータ送信する。クロックシークエンスが必要なときにはマスタからトリガー発信される相違するクロック周波数は100KHzから2MHzまでの範囲使用できるクロックパルスの数は送信されるデータビット数による。 最も簡単なSSIスレーブインタフェースはセンサ現在値停止するため再取り込みのできる単安定マルチバイブレータ(monoflop)を使用するスレーブ停止した現在値シフトレジスタ保存され、これらの値はコントローラによって励起されたとき、排出され終了する。この設計インターフェース使用されるμコントローラFPGAASICの向上により、現在も改善されている。 データフォーマットデータ適切な通信確保するため次のように設計されている。データ通信プロトコール3つのパートLeading-”1" -> Data-Bits -> Trailing-"0")から成り立っている。フォーマット最重要点はインターフェース適切に稼働させることであり、ハードウエア、またはソフトウエアエラーから通信データを守ることである。 停止状態で、クロックハイレベルにあり、センサ出力また、ハイレベルにある。それゆえ電線の非接触状態を検知するのに使用される。これはインターフェスの適切な稼働状況監視するのに役立つ。 nクロックパルス立ち上がりエッジ)のあと、データは完全に送信される次のクロックパルス立ち上がりエッジ n+1)でセンサ出力ケーブル短絡検知を行うローレベルに移行する。n+1の後、ハイレベルであれば次にインターフェース短絡状態はいる。 複数スレーブ最大3個まで)からの読みクロックスレーブ接続することにより同時にできる。しかしながら、グラウンドループと電気絶縁避けるため、opto-coulperにより完全なガルバニック絶縁が必要となる。

※この「SSIの設計」の解説は、「同期式シリアルインタフェース」の解説の一部です。
「SSIの設計」を含む「同期式シリアルインタフェース」の記事については、「同期式シリアルインタフェース」の概要を参照ください。

ウィキペディア小見出し辞書の「SSIの設計」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「SSIの設計」の関連用語

SSIの設計のお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



SSIの設計のページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、Wikipediaの同期式シリアルインタフェース (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2024 GRAS Group, Inc.RSS