エフ‐ピー‐ジー‐エー【FPGA】
FPGA
FPGA
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2024/05/06 14:11 UTC 版)
FPGA（英: field-programmable gate array）は、製造後に購入者や設計者が構成を設定できる集積回路であり、広義にはPLD（プログラマブルロジックデバイス）の一種である。現場でプログラム可能なゲートアレイであることから、このように呼ばれている。
- ^ Wiśniewski, Remigiusz (2009). Synthesis of compositional microprogram control units for programmable devices. Zielona Góra: University of Zielona Góra. pp. 153. ISBN 978-83-7481-293-1
- ^ a b c FPGA Architecture for the Challenge
- ^ FPGA Signal Integrity tutorial
- ^ NASA: FPGA drive strength
- ^ Mike Thompson. Mixed-signal FPGAs provide GREEN POWER. EE Times, 2007-07-02.
- ^ 英: field-programmable analog array
- ^ a b c d History of FPGAs
- ^ Google Patent Search, "Re-programmable PLA". Retrieved February 5, 2009.
- ^ Google Patent Search, "Dynamic data re-programmable PLA". Retrieved February 5, 2009.
- ^ Peter Clarke, EE Times "Xilinx, ASIC Vendors Talk Licensing" June 22, 2001. Retrieved February 10, 2009.
- ^ a b c d e f Funding Universe. “Xilinx, Inc.” Retrieved January 15, 2009.
- ^ Clive Maxfield, Programmable Logic DesignLine, "Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family". May 15, 2006. Retrieved February 5, 2009.
- ^ Press Release, "Xilinx Co-Founder Ross Freeman Honored as 2009 National Inventors Hall of Fame Inductee for Invention of FPGA"
- ^ a b Clive Maxfield, book "The Design Warrior's Guide to FPGAs" Published by Elsevier, 2004. ISBN 0750676043, 9780750676045. Retrieved February 5, 2009
- ^ “Original Paper on Work, Thompson”. 2010年7月29日閲覧。
- ^ 英: Mitrion Virtual Processor
- ^ S5000ソフトウェア・コンフィギュラブル・プロセッサ Stretch
- ^ Dylan McGrath, EE Times, "FPGA Market to Pass $2.7 Billion by '10, In-Stat Says". May 24, 2006. Retrieved February 5, 2009.
- ^ Moshe Gavrielov, Electronics Weekly, "FPGA Market Soaring To $4bn In 2010, says Gavrielov". May 19, 2010. Retrieved January 8, 2013.
- ^ Research and Markets, "Field-Programmable Gate Array (FPGA) Market by Architecture, Configuration, Application, and Geography - Trends & Forecasts From 2014 – 2020". January, 2015. Retrieved March 20, 2015.
- ^ Narinder Lall, eASIC Corporation, "FPGA Judgment Day: Rise of Second Generation Structured ASICs". March, 2008. Retrieved February 5, 2009.
- ^ Dylan McGrath, EE Times, "Gartner Dataquest Analyst Gives ASIC, FPGA Markets Clean Bill of Health". June 13, 2005. Retrieved February 5, 2009.
- ^ Virtex-4 Family Overview
- ^ Bob Pencek, Industrial Embedded Systems, "Reconfigurable Application-Specific Computing: How Hybrid Computer Systems using FPGAs are Changing Signal Processing". No Date. Retrieved February 5, 2009.
- ^ a b Tim Erjavec, White Paper, "Introducing the Xilinx Targeted Design Platform: Fulfilling the Programmable Imperative." February 2, 2009. Retrieved February 2, 2009
- ^ Huffmire Paper "Managing Security in FPGA-Based Embedded Systems." Nov-Dec 2008. Retrieved Sept 22, 2009
- ^ FPGA/DSP Blend Tackles Telecom Apps
- ^ Xilinx aims 65-nm FPGAs at DSP applications
- ^ インテル、FPGA大手のアルテラ買収を完了
- ^ インテル「２兆円買収」で手に入れる３つの未来
- ^ トランジスタ技術スペシャル編集部（編著: 森田一ほか）および大中邦彦（該当22ページの著者）、『トランジスタ技術スペシャル』、CQ出版社、22ページ図7（ページ右上にある）、2009年7月1日発行。
- ^ “Open-Source 100G NIC IP from Corundum”. BittWare. 2024年5月6日閲覧。 オープンソースの100ギガビット・イーサネットIPコア。アルテラおよびAMD製のネットワーク向けPCI Express対応FPGAカードをサポート。
- ^ Cyclone II Architecture ALTERA
- ^ Section I. Device Core ALTERA
- ^ Virtex-4 FPGA User Guide Xilinx
- ^ Achieving Higher System Performance with the Virtex-5 Family of FPGAs Xilinx
- ^ Seeking Alpha, "Altera and Xilinx Report: The Battle Continues". July 17, 2008. Retrieved February 5, 2009.
- ^ EE Time 2011年03月15日記事
- ^ Altera Corporation 2010 Letter to Shareholders
- ^ “Xilinx ISE WebPACK”. 2010年7月29日閲覧。
- ^ “Quartus II Web edition software”. 2010年7月29日閲覧。
- ^ CNET Japan 2015年6月2日
- ^ “AMD、競合のXilinxを350億ドルで買収 Intelと競合するデータセンター事業強化”. ITmedia NEWS. 2020年12月30日閲覧。
FPGA
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/04/03 15:35 UTC 版)
アルテラ名称クロックFLOPS(単精度、積和算)理論値/実測値理論値の計算式Stratix IV 445 MHz 理論値 245 GFLOPS実測値 171 GFLOPS 理論値 64x64の行列のかけ算1つで128個のDSPを消費し、24.45 GFLOPS。DSP は最大1288個なので、244.5 GFLOPS。FPGAでは整数の積和算は1クロックで計算できるが、GPUとは異なり浮動小数点のかけ算は 445MHz 動作で11クロック必要。それに対して、GPUは1クロックで行える。 Stratix V 388 MHz 1.568 TFLOPS 理論値 2048 multiplier / 64 * 49 GFLOPS (388 MHz) = 1.568 TFLOPS。単精度の乗算には 27x27 の multiplier が単精度浮動小数点数あたり 64 個必要。 Stratix 10 1 GHz 10 TFLOPS 理論値 2 FLOPS * 5000 DSP * 1 GHz = 10 TFLOPS。 ザイリンクス名称クロックFLOPS(単精度)理論値/実測値理論値の計算式Virtex-5 SX240T 162.52 GFLOPS 理論値 Virtex-6 SX475T 450 GFLOPS 理論値 Virtex-7 833 GFLOPS 理論値 Virtex UltraScale 1.739 TFLOPS 理論値
※この「FPGA」の解説は、「FLOPS」の解説の一部です。
「FPGA」を含む「FLOPS」の記事については、「FLOPS」の概要を参照ください。
FPGA
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2011/05/15 15:53 UTC 版)
FPGA用には、以下のエディションもある。 ModelSim Altera Edition ModelSim Xilinx Edition-III
※この「FPGA」の解説は、「ModelSim」の解説の一部です。
「FPGA」を含む「ModelSim」の記事については、「ModelSim」の概要を参照ください。
FPGA
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2017/01/18 13:46 UTC 版)
FPGAでも、数十ms程度時間がかかるが、回路を動的に切り替えることができる。ザイリンクスは2010年からこの機能の商用サポートを始めた。アルテラもStratix VやCyclone Vでは動的再構成ができる。CPUコアにより、それ以外の部分の回路のバージョンアップという用途にも使える。
※この「FPGA」の解説は、「動的再構成」の解説の一部です。
「FPGA」を含む「動的再構成」の記事については、「動的再構成」の概要を参照ください。
FPGA
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/02/08 22:49 UTC 版)
「プログラマブルロジックデバイス」の記事における「FPGA」の解説
詳細は「FPGA」を参照 FPGA (Field Programmable Gate Array) とは、利用者が独自の論理回路を書き込むことの出来るゲートアレイの一種である。プログラマブルロジックデバイスの中で特に再書き換え可能であるものをこう呼ぶ。内部構造の一例としては、任意の論理を構成可能な4入力程度の組合わせ回路と順序回路からなる論理ブロックが、格子状に数十×数十程度配置され、その間の配線を簡易なクロスバースイッチで接続した構造をもつものが挙げられる。 FPGAの厳密な定義は明確でなく、利用者やメーカーなどが独自の解釈でそう呼んでいるようだが、書き込み可能な回路規模はおおよそ1,000ロジックエレメント（約20,000ゲート）以上のものをFPGAと呼ぶことが多い。
※この「FPGA」の解説は、「プログラマブルロジックデバイス」の解説の一部です。
「FPGA」を含む「プログラマブルロジックデバイス」の記事については、「プログラマブルロジックデバイス」の概要を参照ください。
- FPGAのページへのリンク
