クロック
(クロック信号 から転送)
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/04/08 13:38 UTC 版)
クロック信号（クロックしんごう、clock signal）、クロックパルスあるいはクロックとは、クロック同期設計の論理回路が動作する時に複数の回路間でタイミングを合わせる（同期を取る）ために使用される、電圧が高い状態と低い状態を周期的にとる信号である。信号線のシンボルなどではCLKという略記がしばしば用いられる[1]。日本産業規格では刻時信号[2]とも訳されるが、この訳が用いられていることはほとんどない(クロック(刻時)回路という表現を使っている資料[3]はある)。
- ^ JISC0450 2004, 表A.5.
- ^ JISX0003 1989, 用語番号03.01.10.
- ^ bit 編集部『bit 単語帳』共立出版、1990年8月15日、196頁。ISBN 4-320-02526-1。
- ^ SiTime 2014.
- ^ Motorola 1976.
- ^ Microcomputer 1975.
- ^ a b KDDI 2014.
- ^ "ベースクロック (BCLK) ... BCLK は CPU だけではなく、メモリー、PCIe バス、CPU のキャッシュその他の速度も決めます。" Intel. 動作周波数とは？. 2022-04-08閲覧.
- ^ "CPU ベースクロック (BCLK) に CPU マルチプライヤー (CPU レシオともいいます) を乗することで、プロセッサーの動作周波数が決まります。" Intel. 動作周波数とは？. 2022-04-08閲覧.
- ^ FUJITSU 2003.
- ^ Shimpi 2008.
[続きの解説]
「クロック信号」の例文・使い方・用例・文例
- クロック信号のページへのリンク
