ロード遅延スロット
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2020/12/30 03:03 UTC 版)
ロード遅延スロットは、メモリからレジスタへのロード命令の直後の命令位置を意味し、その命令でロード命令の結果が使えないことを意味する。一般にロードにかかる時間はキャッシュにヒットするか否かなどに依存するため予測できず、ロード遅延スロットを採用しているアーキテクチャはほとんどなく、非常に初期のRISC設計でのみ見られる。R3000 などの MIPS1 ISA には、ロード遅延スロットがある。 以下のコード例は MIPS1 のアセンブリコードであり、分岐遅延スロットとロード遅延スロットが含まれている。 lw v0,4(v1) # アドレス v1+4 から v0 にワードをロード nop # ロード遅延スロット（何もしない） jr v0 # v0 にあるアドレスに分岐 nop # 分岐遅延スロット（何もしない）
※この「ロード遅延スロット」の解説は、「遅延スロット」の解説の一部です。
「ロード遅延スロット」を含む「遅延スロット」の記事については、「遅延スロット」の概要を参照ください。
ウィキペディア小見出し辞書の「ロード遅延スロット」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- ロード遅延スロットのページへのリンク
