出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/10/08 14:25 UTC 版)
「デジタルシグナルプロセッサ」の記事における「メモリアーキテクチャ」の解説
DSPのメモリアーキテクチャは、複数のデータと命令を同時にフェッチできるようになっている。以下のいずれかである。ハーバード・アーキテクチャ ノイマン・アーキテクチャの修正版 Direct Memory Access を多用 特殊なメモリアドレス計算ユニット
※この「メモリアーキテクチャ」の解説は、「デジタルシグナルプロセッサ」の解説の一部です。
「メモリアーキテクチャ」を含む「デジタルシグナルプロセッサ」の記事については、「デジタルシグナルプロセッサ」の概要を参照ください。
辞書ショートカット
カテゴリ一覧
すべての辞書の索引
| メモリアーキテクチャのお隣キーワード |
メモリアーキテクチャのページの著作権
Weblio 辞書
情報提供元は
参加元一覧
にて確認できます。
|
Text is available under GNU Free Documentation License (GFDL). Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、Wikipediaのデジタルシグナルプロセッサ (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 |
ビジネス｜業界用語｜コンピュータ｜電車｜自動車・バイク｜船｜工学｜建築・不動産｜学問
文化｜生活｜ヘルスケア｜趣味｜スポーツ｜生物｜食品｜人名｜方言｜辞書・百科事典
|
ご利用にあたって
|
便利な機能
|
お問合せ・ご要望
|
会社概要
|
ウェブリオのサービス
|
©2025 GRAS Group, Inc.RSS
