マルチゲート素子
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2023/09/11 06:24 UTC 版)
マルチゲート素子（マルチゲートそし、英: multigate device、multiple gate field effect transistor、MuGFET）とは、半導体素子であるMOSFETの新たな方式の1つであり、単一のチャンネルに対して複数のゲートを持つ構成のものを指す。このトランジスタの構造は、CMOS構造のマイクロプロセッサや記憶素子を製造する半導体メーカーが2011年現在も開発している次世代技術の1つであり、ゲートの配置方法などによって幾つかの形式に分かれるとともに、開発の進展状況も各社で異なる。
注釈
- ^ 英: short channel effect
- ^ MOSトランジスタのソースとドレインの距離が縮まりチャンネル長が短縮することで、しきい値電圧が低下する現象である。
- ^ セルフ・アライメントとは他の構築済みパターンの縁などを利用してそれに続く新たなパターンを作ることである。位置合わせが実質不要となり、位置精度も向上する。
- ^ a b 英: tri-gate
- ^ Intel Senior FellowのMark Bohrによれば「32nm世代に利用するプレーナ型トランジスタに比べると、（22nm世代でTri-Gateトランジスタを採用すれば）消費電力は半分以下に削減できる」「Tri-Gateトランジスタ技術の利用により、半導体ウエハーの加工コストは2-3％上昇する」とされる。
- ^ 英: gate-all-around FET
出典
- ^ multiple independent gate field effect transistor
- ^ Risch, L. "Pushing CMOS Beyond the Roadmap", Proceedings of ESSCIRC, 2005, p. 63
- ^ “アーカイブされたコピー”. 2007年9月27日時点のオリジナルよりアーカイブ。2007年11月15日閲覧。 Table39b
- ^ Subramanian V (2010). “Multiple gate field-effect transistors for future CMOS technologies”. IETE Technical Review 27: 446-454. オリジナルの2012年3月23日時点におけるアーカイブ。.
- ^ Wong, H-S. Chan, K. Taur, Y. "Self-Aligned (Top and Bottom) Double-Gate MOSFET with a 25 nm Thick Silicon Channel" IEDM 1997, p.427
- ^ Wilson, D.; Hayhurst, R.; Oblea, A.; Parke, S.; Hackler, D. "Flexfet: Independently-Double-Gated SOI Transistor With Variable Vt and 0.5V Operation Achieving Near Ideal Subthreshold Slope" SOI Conference, 2007 IEEE International
- ^ Hisamoto, D. et al. (1991) "Impact of the vertical SOI 'Delta' Structure on Planar Device Technology" IEEE Trans. Electron. Dev. 41 p. 745.
- ^ University of California, Berkeley researchers, Profs. Chenming Hu, Tsu-Jae King-Liu and Jeffrey Bokor
- ^ Huang, X. et al. (1999) "Sub 50-nm FinFET: PMOS" International Electron Devices Meeting Technical Digest, p. 67. December 5–8, 1999.
- ^ http://www.amd.com/us-en/Corporate/VirtualPressRoom/0,,51_104_543_8001~42454,00.html
- ^ http://www.intel.com/technology/silicon/integrated_cmos.htm
- ^ Cartwright J (2011). “Intel enters the third dimension”. Nature. doi:10.1038/news.2011.274.
- ^ “Intel Reinvents Transistors Using New 3-D Structure”. Intel. 2011年5月4日閲覧。
- ^ a b “Transistors go 3D as Intel re-invents the microchip”. Ars Technica (2011年5月5日). 2011年5月7日閲覧。
- ^ “Intel's New Tri-Gate Ivy Bridge Transistors: 9 Things You Need to Know”. PC Magazine. (2011年5月4日) 2011年5月7日閲覧。
- ^ Singh N et al. (2006). “High-Performance fully depleted Silicon Nanowire Gate-All-Around CMOS devices”. IEEE Electron Device Letters 27 (5): 383–386. doi:10.1109/LED.2006.873381.
[続きの解説]
「マルチゲート素子」の続きの解説一覧
- 1 マルチゲート素子とは
- 2 マルチゲート素子の概要
- 3 課題
- 4 関連項目
このページでは「ウィキペディア」からマルチゲート素子を検索した結果を表示しています。
Weblioに収録されているすべての辞書からマルチゲート素子を検索する場合は、下記のリンクをクリックしてください。
全ての辞書からマルチゲート素子を検索
Weblioに収録されているすべての辞書からマルチゲート素子を検索する場合は、下記のリンクをクリックしてください。
全ての辞書からマルチゲート素子を検索 - マルチゲート素子のページへのリンク
