Pixel Visual Coreアーキテクチャ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/06/05 08:10 UTC 版)
「Pixel Visual Core」の記事における「Pixel Visual Coreアーキテクチャ」の解説
Pixel Visual Core は、2～16コア設計の偶数の範囲で、スケーラブルなマルチコアのエネルギー効率の高いアーキテクチャとして設計されている。PVCのコアは、画像処理用に調整されたプログラム可能なユニットである画像処理ユニット（IPU）である。Pixel Visual Coreアーキテクチャも、SR3HXのような独自のチップとして、またはシステム オン チップ（SOC）のIPブロックとして設計されている。
※この「Pixel Visual Coreアーキテクチャ」の解説は、「Pixel Visual Core」の解説の一部です。
「Pixel Visual Coreアーキテクチャ」を含む「Pixel Visual Core」の記事については、「Pixel Visual Core」の概要を参照ください。
ウィキペディア小見出し辞書の「Pixel Visual Coreアーキテクチャ」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- Pixel Visual Coreアーキテクチャのページへのリンク
