周波数シンセサイザ
(ＰＬＬシンセサイザー から転送)
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2023/04/05 00:36 UTC 版)
周波数シンセサイザ（しゅうはすうシンセサイザ）とは、電子的な高調波合成を用いた無線通信機の発振回路のこと。単にシンセサイザとも呼ぶが、ほとんどすべてが位相同期回路（フェーズロックドループ、PLL）方式で実現しており、PLLシンセサイザと呼ばれる。
- ^ Howard, Andy. “スプリアスのない任意の周波数分解能を得るためのシグマ・デルタ型変調器を使用したPLLのシミュレーションApplication Note”. アジレント・テクノロジー. pp. 2,7. 2015年1月1日閲覧。
[続きの解説]
「周波数シンセサイザ」の続きの解説一覧
- 1 周波数シンセサイザとは
- 2 周波数シンセサイザの概要
- 3 PLLシンセサイザ
- 4 DDSシンセサイザ
- 周波数シンセサイザのページへのリンク
