マルチバスの構造
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2020/05/14 01:48 UTC 版)
マルチバスはいろいろな転送速度のデバイスを接続しながら、最大のスループットを維持できる、非同期バスである。20本のアドレスラインがあり、最大1 Mbのマルチバスメモリと、1 MbのI/O空間を使用することができる。しかし、ほとんどのマルチバスI/Oデバイスは、アドレス空間の最初の64 Kbしかデコードしていない。 マルチバスは、複数のプロセッサや他のDMA装置で共有するための、マルチマスタの機能をサポートしている。 標準的なマルチバスのフォームファクタは幅12インチ、長さ6.75インチの回路基板であり、前面に、取り外しのための2つのレバーを持っている。ボードは2つのバスを備えている。幅の広いP1バスは、マルチバス仕様で定義されている。2つ目の、より小さいP2バスはプライベートバスとして定義されている。
※この「マルチバスの構造」の解説は、「マルチバス」の解説の一部です。
「マルチバスの構造」を含む「マルチバス」の記事については、「マルチバス」の概要を参照ください。
ウィキペディア小見出し辞書の「マルチバスの構造」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- マルチバスの構造のページへのリンク
