RISC
フルスペル：Reduced Instruction Set Computer
読み方：リスク
別名：縮小命令セットコンピュータ
読み方：リスク
別名：縮小命令セットコンピュータ
RISCとは、CPUのアーキテクチャのうち、命令語長を固定とし、単純で基本的な命令語だけで命令セットを構成、処理効率の向上を図る設計のことである。
RISCは、従来のCPU設計では用意されていながらも実はほとんど役立っていなかった複雑な命令群を排除し、単純な命令のみに限ることで、パイプライン処理の高速化などを実現している。構成が簡単なので製造コストが比較的低く、消費電力も比較的低い。
RISCのアーキテクチャを採用したCPUとしては、SPARC、MIPS、Power PCなどを挙げることができる。
なお、RISCの概念に相対する、複雑な構造をもつ従来型のCPUのアーキテクチャは、CISC（Complex Instruction Set Computer）と呼ばれている。
このページでは「IT用語辞典バイナリ」からReduced Instruction Set Computerを検索した結果を表示しています。
Weblioに収録されているすべての辞書からReduced Instruction Set Computerを検索する場合は、下記のリンクをクリックしてください。
全ての辞書からReduced Instruction Set Computer
を検索
Weblioに収録されているすべての辞書からReduced Instruction Set Computerを検索する場合は、下記のリンクをクリックしてください。
全ての辞書からReduced Instruction Set Computer
を検索
- Reduced Instruction Set Computerのページへのリンク
