デザインの問題
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/07/16 00:15 UTC 版)
この設計の問題の1つは、ロードストアユニットが1つしかないためにメモリ帯域幅が制限されることであった。トップエンドのVP-400Eでさえ、ピーク時に4.57 GB/sでしか駆動できなかった。これは64ビットオペランドについて最大パフォーマンスを0.5GFLOPSに制限したためである。米国の設計は1980年代初頭にこの問題に焦点を合わせ、現代のCray-2はプロセッサーあたり約2GB/秒を駆動し、最大4プロセッサを搭載することができる[要出典]。
※この「デザインの問題」の解説は、「FACOM VP」の解説の一部です。
「デザインの問題」を含む「FACOM VP」の記事については、「FACOM VP」の概要を参照ください。
- デザインの問題のページへのリンク