POWER5

索引トップ用語の索引ランキングカテゴリー

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2023/11/27 06:03 UTC 版)

概要

POWER5は、成功したPOWER4の改良版で、主な改良は同時マルチスレッディング(2-Way SMT)と、ダイ上のメモリコントローラである。POWER5はデュアルコアのマイクロプロセッサで、それぞれのコアが1つの物理的なスレッドと、2つの論理的なスレッドをサポートし、合計では2つの物理的なスレッドと4つの論理的なスレッドをサポートした。

仕様

130nm / 389mm² SOI 銅配線プロセステクノロジー
- 90nm / 240mm² SOI 銅配線プロセステクノロジー (POWER5+)
Power Architecture デュアルコア
1.5GHz - 1.9GHz - 2.3GHz (POWER5+)
32ビット ALU
64ビット FPU
L1 キャッシュ（命令/データ） 32KB/64KB
L2 キャッシュ 1.9MB（ダイ上）
L3 キャッシュ 36MB（DCM、MCM、QCM上）
I/Oバス GX+

歴史

このマイクロプロセッサの技術的な詳細は、2003年のHot Chipsカンファレンスで最初に発表された。より完全な仕様は2003年10月14日の Microprocessor Forum 2003 で提供された。POWER5はオープンに販売されたのではなく、IBMとそのパートナーによって専ら使用された。POWER5を使用したシステムは2004年に発表された。

POWER5はハイエンドのエンタープライズサーバー市場で競い、主なライバルはインテルのItanium 2や、更にはサンのUltraSPARC IVや富士通のSPARC64 Vであった。

POWER5+

POWER5+ は、POWER5を改良した置き換え版で、2005年10月4日に発表された。当初の改良は新しい製造プロセスによる低消費電力で、クロックは変わらず 1.5～1.9GHzだった。2006年2月14日に、2.2GHz クロックまで可能な新バージョンが登場した。POWER5+は前身のPOWER5マイクロプロセッサと同じパッケージを使用できるようにパッケージされたが、更にクアッドチップモジュール(QCM)が可能となり、2つのPOWER5+ダイと、それぞれのPOWER5+ダイごとに2つのL3キャッシュダイが搭載できた。

詳細

POWER5はPOWER4の改良版である。2ウェイのマルチスレッディングの追加は、それぞれのスレッドが使用できるように、リターンスタックやプログラムカウンター、命令バッファ、グループコンプリーションユニット、キューの格納などの重複を要求した。レジスタファイルや実行ユニットなど大半は共有されたが、しかしそれぞれのスレッドは専用のレジスタのセットを使用した。POWER5は同時マルチスレッディング(SMT)を、2つのスレッドが同時に実行できるように実装した。またPOWER5は現在のワークロードを最適化するためにSMTを停止することもできた。

POWER5は、389 mm²のサイズに2.76億個のトランジスタを搭載した。これはIBMの 0.13 µm SOI CMOSプロセスと、8層の銅配線が使用された。POWER5のダイは、デュアルチップモジュール(DCM)またはマルチチップモジュール(MCM)にパッケージされた。DCMは1つのPOWER5ダイと、そのL3キャッシュダイを搭載した。MCMは4つのPOWER5ダイと、4つのL3キャッシュダイを搭載し、L3キャッシュダイはそれぞれのPOWER5ダイ用で、サイズは 95 mm x 95 mmだった^[1]^[2]。

ハイエンドシステム用のいくつかのPOWER5プロセッサは、IBM ViVA (Virtual Vector Architecture)技術によって、複数のPOWER5コアをグループ化して1つのベクトルプロセッサとして稼働することができた。

参照