CVT16命令セット

ウィキペディア

F16C

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2024/04/07 23:40 UTC 版)

この記事には参考文献や外部リンクの一覧が含まれていますが、脚注による参照が不十分であるため、情報源が依然不明確です。適切な位置に脚注を追加して、記事の信頼性向上にご協力ください。（2013年12月）

F16C^[1] (以前/非公式にCVT16として知られていた) 命令セットは、半精度とIEEE標準の単精度浮動小数点形式の間の変換のサポートを提供するx86 命令セットアーキテクチャ（英語版）拡張である。

歴史

CVT16命令セット(2009年5月1日にAMDによって発表された)^[2]はx86およびAMD64命令セットにおける128ビットSSE中核命令の拡張である。

CVT16は、2007年8月30日に発表されたSSE5（英語版）命令セット提案の一部を改訂したもので、XOP（英語版）およびFMA4（英語版）命令セットによって補完される。このリビジョンにより、提案された新しい命令のバイナリ・コーディングはIntelのAVX命令拡張との互換性が高まったが、ただし命令の機能は変更されていない。

最近の文書では、F16Cという名前がIntelとAMDのx86-64アーキテクチャ仕様の両方で正式に使用されている。

テクニカル情報

XMMレジスタ内の4つの浮動小数点値、またはYMMレジスタ内の8つの浮動小数点値を変換するバリアントがある。

この命令は「半(精度)詰めから単(精度)詰めへのベクトル変換(※原文: Vector Convert Packed Half to Packed Single)」の略語で、その逆も然りである:

• VCVTPH2PS xmmreg,xmmrm64 – メモリまたはXMMレジスタの下半分の内の4つの半精度浮動小数点値を、XMMレジスタ内に4つの単精度浮動小数点値として変換する。
• VCVTPH2PS ymmreg,xmmrm128 – メモリまたはXMMレジスタ (YMMレジスタの下半分) 内の8つの半精度浮動小数点値を、YMMレジスタ内に8つの単精度浮動小数点値として変換する。
• VCVTPS2PH xmmrm64,xmmreg,imm8 – XMMレジスタ内の4つの単精度浮動小数点値を、メモリまたはXMMレジスタの下半分内に半精度浮動小数点値として変換する。
• VCVTPS2PH xmmrm128,ymmreg,imm8 – YMMレジスタ内の8つの単精度浮動小数点値を、メモリまたはXMMレジスタ内に半精度浮動小数点値として変換する。

VCVTPS2PHへの8ビットの直接引数は、丸めモードを選択する。値0～4は、最近接、ダウン、アップ、トランケート、およびMXCSR.RCでモード設定をする。

これらの命令のサポートは、CPUIDのEAX=1の後にECXのビット29によって示される。

F16C搭載CPU

• AMD:
  • Jaguar=ベース・プロセッサ
  • Puma=ベース・プロセッサ
  • 「重機」(系)・プロセッサ
    • Bulldozer=ベース・プロセッサ, Q4 2011^[3]
    • Piledriver=ベース・プロセッサ, Q4 2012^[4]
    • Steamroller=ベース・プロセッサ, Q1 2014
    • Excavator=ベース・プロセッサ, Q2 2015
  • Zen=ベース（英語版）・プロセッサ, Q1 2017, およびこれ以降
• Intel:
  • Ivy Bridge・プロセッサおよびこれ以降

リファレンス

1. ^ Chuck Walbourn (2012年9月11日). “DirectXMath: F16C and FMA”. Template:Cite webの呼び出しエラー：引数 accessdate は必須です。
2. ^ “128-Bit and 256-Bit XOP, FMA4 and CVT16 Instructions”. AMD64 Architecture Programmer's Manual 6. (2009年5月1日). オリジナルの2009年5月20日時点におけるアーカイブ。. https://web.archive.org/web/20090520223024/http://support.amd.com/us/Processor_TechDocs/43479.pdf 2022年7月5日閲覧。 
3. ^ Dave Christie (2009-05-07), Striking a balance, AMD Developer blogs, オリジナルの2013-11-09時点におけるアーカイブ。, https://archive.today/20131109140737/http://developer.amd.com/2009/05/06/striking-a-balance/ 2012年1月17日閲覧。 
4. ^ New "Bulldozer" and "Piledriver" Instructions, AMD, (October 2012), http://developer.amd.com/wordpress/media/2012/10/New-Bulldozer-and-Piledriver-Instructions.pdf 

外部リンク

• New Bulldozer and Piledriver Instructions [1]^{[リンク切れ]}
• DirectX math F16C and FMA [2]
• AMD64 Architecture Programmer's Manual Volume 1 [3]^{[リンク切れ]}
• AMD64 Architecture Programmer's Manual Volume 2 [4]
• AMD64 Architecture Programmer's Manual Volume 3 [5]^{[リンク切れ]}
• AMD64 Architecture Programmer's Manual Volume 4 [6]^{[リンク切れ]}
• AMD64 Architecture Programmer's Manual Volume 5 [7]^{[リンク切れ]}
• IA32 Architectures Software Developer Manual [8]

表 話 編 歴 プロセッサアーキテクチャ
CISC	過去 MC6800 MC68000 TRONCHIP PDP VAX 現行 x86 IA-32 x64 AMD64 Intel 64 z/Architecture
RISC	過去 Alpha AMD Am29000 Apollo PRISM PA-RISC IA-64 Intel i960 MC88000 現行 ARM AArch64 Atmel AVR Atmel AVR32 Analog Devices Blackfin DLX LatticeMico8 LatticeMico32 M32R MicroBlaze MIPS Altera Nios II OpenRISC PicoBlaze PIC Power RISC-V SPARC SuperH