68HC12のアーキテクチャ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2011/12/17 02:14 UTC 版)
「Freescale 68HC12」の記事における「68HC12のアーキテクチャ」の解説
68HC11と同様に、68HC12は2つの8ビットアキュムレータのAとB（16ビットの処理を行うときはAとBを並べて、1つの16ビットアキュムレータのDとして使用する）、2つの16ビットレジスタのXとY、16ビットのプログラムカウンタ、16ビットのスタックポインタ、8ビットのコンディション・コード・レジスタを備えている。
※この「68HC12のアーキテクチャ」の解説は、「Freescale 68HC12」の解説の一部です。
「68HC12のアーキテクチャ」を含む「Freescale 68HC12」の記事については、「Freescale 68HC12」の概要を参照ください。
ウィキペディア小見出し辞書の「68HC12のアーキテクチャ」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- 68HC12のアーキテクチャのページへのリンク
