FPU
(浮動小数点演算ユニット から転送)
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2024/02/05 09:41 UTC 版)
FPU（Floating Point Unit、浮動小数点（演算処理）装置）とは、浮動小数点演算を専門に行う処理装置のこと。[1]コンピュータの周辺機器のようなアーキテクチャのものもあれば、主プロセッサと一体化したコプロセッサのようなアーキテクチャのものもある。
- ^ a b “FPUとは - IT用語辞典”. IT用語辞典 e-Words. 2024年2月5日閲覧。
- ^ 浅野泰之、壁谷正洋、金磯善博、桑野雅彦「第5章 8087(数値演算プロセッサ)」『PC-9801システム解析(下)』アスキー、1983年12月1日、156頁。ISBN 4-87148-715-6。
浮動小数点演算ユニット
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/03/28 10:14 UTC 版)
「Alpha 21064」の記事における「浮動小数点演算ユニット」の解説
浮動小数点演算ユニットは浮動小数点数レジスタファイル (FRF) と F-box で構成される。FRFには32本の64ビットレジスタがあり、リードポートが3つ、ライトポートが2つある。F-box には浮動小数点演算用パイプラインとパイプライン化されていない除算ユニットがある。除算ユニットは1サイクルに1ビット結果を出力する。 第4ステージでは、浮動小数点数レジスタファイルからデータを読み込むと、それを仮数部、指数部、符号にフォーマットする。加算命令の場合、まず加算器で指数部の差分を計算し、結果を正規化するために仮数部の桁あわせを行う準備をする。 第5および第6ステージで、加減算の場合は正規化のためのシフトを行いスティッキービットの計算を行う。乗算はパイプライン化され2ウェイ・インターリーブされた配列を使い、基数8のブースの乗算アルゴリズムを使用する。第8ステージで最後の加算を行い、並行して丸めを実施する。第10ステージで結果をFRFに書き込む。 このパイプラインで実行される命令のレイテンシは6サイクルとなる。単精度（32ビット）と倍精度（64ビット）の除算はパイプライン化されていない除算ユニットを使用し、レイテンシはそれぞれ31サイクルと61サイクルである。
※この「浮動小数点演算ユニット」の解説は、「Alpha 21064」の解説の一部です。
「浮動小数点演算ユニット」を含む「Alpha 21064」の記事については、「Alpha 21064」の概要を参照ください。
浮動小数点演算ユニット
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/03/28 10:15 UTC 版)
「Alpha 21164」の記事における「浮動小数点演算ユニット」の解説
2つの浮動小数点パイプラインと浮動小数点レジスタファイルから構成されている。2つのパイプラインは同一ではなく、加算パイプラインは乗算以外のあらゆる浮動小数点命令を実行し、もう1つは乗算命令専用である。どちらのパイプラインも4段となっている。加算パイプラインにはパイプライン化されていない浮動小数点除算ユニットが接続されている。除算以外の浮動小数点命令は4サイクルのレイテンシである。除算のレイテンシは、単精度か倍精度かでも異なるし、除数や被除数の具体的な値によっても変化する。オーバーヘッドも含めると、単精度の除算は15サイクルから31サイクルのレイテンシ、倍精度の除算は22サイクルから60サイクルのレイテンシである。
※この「浮動小数点演算ユニット」の解説は、「Alpha 21164」の解説の一部です。
「浮動小数点演算ユニット」を含む「Alpha 21164」の記事については、「Alpha 21164」の概要を参照ください。
- 浮動小数点演算ユニットのページへのリンク
