コアパイプライン
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/03/28 09:14 UTC 版)
「UltraSPARC T2」の記事における「コアパイプライン」の解説
T1は整数演算は6つのステージがあったが、T2には以下の8つのステージがある。 プロセッサステージT1のパイプラインフェッチ -------> スレッドの選択 デコード 実行 メモリアクセス -------> ライトバック T2のパイプラインフェッチ キャッシュ スレッドの選択 デコード 実行 メモリアクセス バイパス ライトバック
※この「コアパイプライン」の解説は、「UltraSPARC T2」の解説の一部です。
「コアパイプライン」を含む「UltraSPARC T2」の記事については、「UltraSPARC T2」の概要を参照ください。
ウィキペディア小見出し辞書の「コアパイプライン」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ。
- コアパイプラインのページへのリンク
