Xeon Xeon（Intel Core世代）

ウィキペディア

Xeon

出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2024/05/01 07:34 UTC 版)

Xeon（Intel Core世代）

ソッサマン(Sossaman)

YonahことCore Duoがベースのデュアルコアプロセッサである。製品名はXeon LV。低消費電力、低発熱が売り。ただしハイパースレッディング・テクノロジーとIntel 64には未対応。65nmプロセスルールで製造。一時期2.00GHzと1.66GHzのリテール品も出荷されていたが、その後はバルクのトレイ出荷のみとなっており、ブレードサーバや組込機器用途に供給された。

CPU周波数 (GHz)	コア 数	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
2.00	2	2	667	31	PGA478P
1.66
ULV1.66				15

Xeon（Coreマイクロアーキテクチャ世代）

インテル Xeon プロセッサー 3000系

コンロー(Conroe)

2006年9月に発売されたプロセッサである。ハードウェアとしてはデスクトップ向けCore 2 Duoとほぼ同等。また、豊富なCore 2 Duo用マザーボードの流用を前提としており、FSBは1,066MHzで後に1,333MHz製品が追加された。パッケージもLGA775と、ConroeのCore 2 Duoと相違がない。L2キャッシュメモリは3040/3050が2MB、それ以外は4MBである。

model	CPU 周波数 (GHz)	コア 数	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
3085	3.00	2	4	1333	65	LGA775
3075	2.66
3070				1066
3065	2.33			1333
3060	2.40			1066
3050	2.13		2
3040	1.86

ケンツフィールド(Kentsfield)

2007年1月7日に発表された。デスクトップ向けCore 2 Quadとほぼ同等。Clovertownと同様に65nmプロセスルールで設計・製造され、L2キャッシュメモリは同ダイ上のコア間で共有するごとに4MBあり、合計で8MBとなっている。

model	CPU 周波数 (GHz)	コア 数	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
X3230	2.66	4	8	1066	95	LGA775
X3220	2.40				105 / 95
X3210	2.13

ウルフデール(Wolfdale)

Conroeの後継製品である。2008年1月7日に発表され、26日より出荷が開始された。45nmプロセスルールで製造された。L2キャッシュメモリは6MB。 E3110は、ほぼ同等品にあたるCore 2 Duo E8400が発売当初極端な品薄になった際、代替品として広く流通した。

model	CPU 周波数 (GHz)	コア 数	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
E3120	3.16	2	6	1333	65	LGA775
L3110	3.00				45
E3110					65

ウルフデール-CL(Wolfdale-CL)

Core 2 Duo/Celeronで存在したConroe-CLの後継製品である。45nmプロセスルールで製造された。L2キャッシュメモリは3MB/6MB。 LGA771であることと、末尾が3ないし4であるためLGA775版との判別は容易である。 L3014はLGA771のCPUで唯一VT-xを搭載しない。 i5100チップセットを採用したシングルソケットのLGA771サーバに組み込まれ使用された。

model	CPU 周波数 (GHz)	コア 数	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
E3113	3.0	2	6	1333	65	LGA771
L3014	2.40	1	3	1066	30

ヨークフィールド(Yorkfield)

Kentsfieldの後継製品である。2008年1月7日に発表され、同年3月24日より供給が開始された。45nmプロセスルールで製造された。

model	CPU 周波数 (GHz)	コア 数	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
X3380	3.16	4	12	1333	95	LGA775
X3370	3.00
L3360	2.83				65
X3360					95
X3350	2.66
X3330			6
X3320	2.50

ヨークフィールド-CL(Yorkfield-CL)

クアッドコアプロセッサであり45nmプロセスルールで製造された製品である。L2キャッシュメモリは6/12MB。 他のCL系同様LGA771であることと、末尾が3であるためLGA775版との判別は容易である。 i5100チップセットを採用したシングルソケットのLGA771サーバに組み込まれ使用された。

model	CPU 周波数 (GHz)	コア 数	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
X3363	2.83	4	12	1333	80	LGA771
X3353	2.66
X3323	2.50		6

インテル Xeon プロセッサー 5000系

ウッドクレスト(Woodcrest)

2006年6月26日発表のワークステーション・サーバ向けデュアルコアプロセッサ。シリーズ全体の商品総称としてはDual-Core Xeon 5100と呼ばれる。65nmプロセスルールで製造されており、ダイサイズは142平方mm、インテル Core マイクロアーキテクチャーをベースにサーバ・ワークステーション向けに設計されている。 Intel 64に対応、ハイパースレッディング・テクノロジには対応していない。L2キャッシュメモリはDempseyがコアごとに2MBの合計4MBであるのに対し、Woodcrestは4MBを2つのコアで共有し、状況によりコアごとの使用率を変化させる。上位製品にはCPU使用率などに応じて動作周波数と動作電圧を変化させる省電力機能Demand Based Switchingを持つ。FSBは1,333MHz/1,066MHz/800MHz。熱設計電力は5160の初期フォトマスクのみ80Wで、それ以降は65W製品と低電圧版の40Wと35W製品が用意されている。総トランジスタ数は2億9,100万個、各コアのパイプライン段数は14段で、SSSE3、インテル アドバンスド・スマートキャッシュ、インテル スマート・メモリー・アクセス、バーチャライゼーション・テクノロジ、デマンド・ベース・スイッチングなどの機能を搭載している。

model	CPU 周波数 (GHz)	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
5160	3.00	4	1333	80 / 65	LGA771
5150	2.66			65
5148 LV	2.33			40
5140				65
5138 LV ATCA	2.13		1066	35
5133 LV	2.20		800	40
5130	2.00		1333	65
5128 LV	1.86		1066	40
5120				65
5113 LV	1.60		800	40
5110			1066	65

クローバータウン(Clovertown)

2006年11月14日に発表された、クアッドコアプロセッサである。65nmプロセスルールで製造された。商品名はQuad-Core Xeon 5300。TDPは80W。またTDPを50Wに抑えたXeon L5300系とTDPを120Wに拡張したXeon X5300系を発売した。

トランジスタ数は5億8200万、ダイサイズは143平方mm×2、2個のWoodcrestのダイを一つパッケージに入れたデュアル・ダイ（Pentium Dと同じ構成）のプロセッサである。L2キャッシュメモリは同ダイ上のコア間で共有する4Mバイトが2個あり、合計で8Mバイト。Intelは以前から半導体ダイのバリエーションを増やすことに消極的であること、クアッドコア製品をAMD社のOpteronに先駆けて投入すると明言しており、デュアル・ダイは双方に利点がある。また、1ダイでのクアッド・コアよりも不良率が約2割ほど低下するとしている。1ダイでのクアッド・コア製品は45nmプロセスルールで投入の予定。一部、X5365のTDP150W版製品を搭載したコンピュータも存在したが、CPU単体でのリテール販売はなかった。

model	CPU 周波数 (GHz)	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
X5365	3.00	8	1333	150 / 120	LGA771
X5355	2.66			120
E5345	2.33			80
L5335	2.00			50
E5335				80
L5320	1.86		1066	50
E5320				80
L5318 ATCA	1.60			40
L5310				50
E5310				80

ウルフデールDP(Wolfdale-DP)

Woodcrestの後継製品である。2007年11月12日に発表されたがE5205を除き、バルク品のトレイ出荷以外の供給は開始されていない。 45nmプロセスルールで製造された。L2キャッシュは6MB。

model	CPU 周波数 (GHz)	コア 数	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
X5272	3.40	2	6	1600	80	LGA771
X5270	3.50			1333
X5260	3.33
L5240	3.00				40
E5240					65
L5238 ATCA	2.66				35
E5230					65
E5220	2.33
L5215 ULV	1.86			1066	20
E5205					65

ハーパータウン(Harpertown)

2007年11月12日に発表された。Clovertownの後継のPenryn世代のプロセッサで、45nmプロセスルールで製造された。キャッシュ12MB、トランジスタ数は8億2,000万、ダイサイズは107mm2×2。45nmプロセスルールではHigh-k（高誘電率）ゲート絶縁膜とメタルゲートを採用。また、Half Clock Dividerによって0.5刻みの倍率でプロセッサを動作させることにより大幅なクロックアップを実現した。

model	CPU 周波数 (GHz)	L2 キャッシュ (MB)	コア 数	FSB (MHz)	TDP (W)	Package
X5492	3.40	12	4	1600	150	LGA771
X5482	3.20				150 / 120
E5472	3.00				80
X5472					120
X5470	3.33			1333
E5462	2.80			1600	80
X5460	3.16			1333	120
E5450	3.00				80
X5450					120
E5440	2.83				80
L5430	2.66				50
E5430					80
L5420	2.50				50
E5420					80
L5410	2.33				50
E5410					80
L5408 ATCA	2.13			1066	40
E5405	2.00			1333	80

※FSB1600MHz製品はバルク品のトレイ供給のみとなっている。

インテル Xeon MP プロセッサー 7000系

ホワイトフィールド(Whitefield)

2007年投入予定で、65nmプロセスルールで製造するXeon MPである。将来のItanium 2と同じCPUバスを採用するとされていた。しかしItanium 2の開発が遅れており、AMDの激しい追い上げから営業的判断で次世代Xeonの延期は認められず、Itanium 2の開発進捗と歩調をとるWhitefieldの開発は中止もしくは延期された。その一方でホワイトフィールド自体の開発遅れも開発中止になった要因であることが報道されている。1ダイでのクァッドコアとして開発されていたが、Coreマイクロアーキテクチャ最初の製品が1ダイでのデュアルコアまでを念頭に開発されていた為、大幅な改良を要すこととなり現実的な時間内での完成が見込めなかったからとされる。その代替としてItanium 2と共有しないタイガートンが改めて計画された。

タイガートン(Tigerton)

2007年9月5日に発表された製品である。開発中止されたホワイトフィールドの代替として、Xeon MPとして初めてCoreマイクロアーキテクチャを採用した。 ホワイトフィールドの計画中止により、当初の予定から性能は大幅に後退し、同世代のデュアルプロセッサXeonとほぼ同じである。プロセッサナンバーはクァッドコアのTigerton-QCが7300番台、デュアルコアのTigarton-DCが7200番台。

Tigerton-QC

model	CPU 周波数 (GHz)	コア 数	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
X7350	2.93	4	8	1066	130	Socket604
L7345	1.86				50
E7340	2.40				80
E7330			6
E7320	2.13		4
E7310	1.60

Tigarton-DC

model	CPU 周波数 (GHz)	コア 数	L2 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
E7220	2.93	2	8	1066	80	Socket604
E7210	2.40

ダニントン(Dunnington)

2008年9月16日に発表された、タイガートンの後継製品である。IA-32初の6コアのプロセッサ。ヘキサコア（6コア）製品とクアッドコア製品が用意された。先行発表されたヘキサコアのダイ写真によると、1つのダイにデュアルコアであるPenryn-3Mを3個配置、合計で6コアとなっている。ダイのPenryn-3Mで埋まらない部分をL3キャッシュとI/Oエリアで埋めている、複数コアを実装しながらコンポーネント配置が点対称でも線対称でもない珍しいプロセッサである。

Dunnington-hexa

model	CPU 周波数 (GHz)	コア 数	L3 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
X7460	2.66	6	16	1066	130	Socket604
L7455	2.13		12		65
E7450	2.40				90

Dunnington-QC

model	CPU 周波数 (GHz)	コア 数	L3 キャッシュ (MB)	FSB (MHz)	TDP (W)	Package
L7445	2.13	4	12	1066	50	Socket604
E7440	2.40		16		90
E7430	2.13		12
E7420			8

Xeon（Nehalem マイクロアーキテクチャ世代）

インテル Xeon プロセッサー 3000系

ネハレム（またはネハレン）WS (Nehalem-WS)

2009年3月30日に発表された製品である。Core i7 のbloomfieldと同じ基本構造だが、Core i7と異なりECCメモリに対応している。CPUにメモリコントローラを内蔵し、メモリとの同期クロック周波数は1333/1066MHzの2つに応じる。ただしメモリスロットへのモジュール装着個数によって同期クロックは変化し、例えば6個装着時は1066MHzと、装着個数が増えると同期可能なクロックは低下する。この制限はメモリジュールの実装着数（実搭載数）に依存するが、メモリスロットの実装数（マザーボードにメモリスロットが空きを含めて総数何列有るか）とは無関係。同様に、メモリ総量とも無関係（モジュールあたりの容量が少ないメモリを多数装着した場合でも同期クロック低下をきたす）。

モデルナンバーは3500番台、対応チップセットはX58。

model	対応ソケット数	CPU周波数 (GHz)	キャッシュ		QPI (GT/s)	コア/スレッド数	対応メモリ (MHz)	TDP (W)	Package
			L2 (KB)	L3 (MB)
W3580	1	3.33	4 x 256	8	2 x 6.4	4/8	1333	130	LGA1366
W3570		3.20
W3565					2 x 4.8		1066
W3550		3.06
W3540		2.93
W3530		2.80
W3520		2.66
W3505 (OEM only)		2.53	2 x 256	4		2/2
W3503 (OEM only)		2.40

リンフィールド(Lynnfield)

2009年9月6日(米国時間)に発表された、メインストリーム向けNehalemとなる。 45nmプロセスルールで製造され、ノースブリッジ機能をCPUに完全に統合したクアッドコアプロセッサである。CPUとPCH(Platform Control Hub)の、Foxhollow（フォックスホロー）と呼ばれる2チップ構成のプラットフォームになるとされ、CPUはECCおよびデュアルチャネルDDR3メモリをサポートすると共にPCI-Express Gen2を16レーン接続できる。レーン構成はSKUによってx16 1本かx8 2本のいずれかを選択可能。PCHとは、従来MCHとICHとの接続に使われていたDMIで接続される。ソケットはLGA 1156。対応チップセットはi3400, i3420, i3450。

model	対応ソケット数	CPU 周波数 (GHz)	キャッシュ		コア/スレッド数	対応メモリ (MHz)	TDP (W)	Package
			L2 (KB)	L3 (MB)
X3480	1	3.06	4 x 256	8	4/8	1333	95	LGA1156
X3470		2.93
X3460		2.80
X3450		2.66
X3440		2.53
X3430		2.40			4/4
L3426		1.86			4/8		45

クラークデール(Clarkdale)

2009年9月6日(米国時間)に発表された、エントリー向けNehalemとなる。 32nmプロセスルールで製造され、ノースブリッジ機能をCPUに完全に統合したデュアルコアプロセッサである。CPUとPCH(Platform Control Hub)の、Foxhollow（フォックスホロー）と呼ばれる2チップ構成プラットフォームになるとされ、CPUはECCおよびデュアルチャネルDDR3メモリをサポートすると共にPCI-Express Gen2を16レーン接続可能である。レーン構成はSKUによってx16 1本かx8 2本のいずれかを選択可能。PCHとは（過去の3チップ構成時代にノースブリッジとサウスブリッジ間の接続に使われていた）DMIを4レーン用いて接続する。ソケットはLGA 1156。対応チップセットはi3400, i3420, i3450。

model	対応ソケット数	CPU 周波数 (GHz)	キャッシュ		コア/スレッド数	対応メモリ (MHz)	TDP (W)	Package
			L2 (KB)	L3 (MB)
L3406	1	2.26	2 x 256	4	2/4	1066	30	LGA1156
L3403		2.00

インテル Xeon プロセッサー 5000系

ネハレム（またはネハレン） EP (Nehalem-EP)

2009年3月30日に発表された製品である。以前の開発コードネームGainestown-DP（ゲインズタウン-DP）と呼ばれ、デュアルコア製品はDC、クアッドコア製品にはQCと派生コードが与えられていたが、開発コードネームはNehalem-EPに変更統一された。

CPUに3チャンネルのメモリコントローラを内蔵し、メモリとの同期クロックに1333/1066/800(MHz)の3つのグレードが用意されている。ただしメモリスロットの実装本数によって同期クロックは変化し、1333MHz対応製品でも12本実装時は1066MHz、それ以上(14〜18本)実装時は800MHzと実装本数が増える毎に同期クロックは低下する。

ソケットはLGA1366、モデルナンバーは5500番台、対応チップセットはi5520およびi5500。また、X58チップセット上でユニプロセッサとして稼働可能である。

なお、モデルナンバーの前につくアルファベットは W=TDP130W, X=TDP95W, E=TDP80W, L=低電力モデルを表す。

model	対応ソケット数	CPU 周波数 (GHz)	キャッシュ		QPI (GT/s)	コア/スレッド数	対応メモリ (MHz)	TDP (W)	Package
			L2 (KB)	L3 (MB)
W5590	2	3.33	4 x 256	8	2 x 6.4	4/8	1333	130	LGA1366
W5580		3.20
X5570		2.93						95
X5560		2.80
X5550		2.66
E5540		2.53			2 x 5.86		1066	80
L5530		2.40						60
E5530								80
L5520		2.26						60
E5520								80
L5518 ATCA		2.13						60
L5508 ATCA		2.00	2 x 256			2/4		38
E5507		2.26	4 x 256	4	2 x 4.8	4/4	800	80
L5506		2.13						60
E5506								80
E5504		2.00
E5503			2 x 256			2/2
E5502		1.86

ジャスパーフォレスト(Jasper Forest)

2010年2月12日に発表された、リンフィールドをベースとしたストレージ/組込機器向けDP/UP Xeonである。ソケットはLGA1366だが、リンフィールド同様I/Oコントローラも統合されているため、Intel 3400チップセットが必要となる。

model	CPU 周波数 (GHz)	L3 キャッシュ (MB)	QPI (GT/s)	コア/スレッド数	対応メモリ (MHz)	TDP (W)	Package
EC5549	2.53	8	2 x 5.86	4/8	1333	85	LGA1366
EC5539	2.26	4		2/2		65
LC5528	2.13	8	2 x 4.8	4/8	1066	60
LC5518	1.73					48
EC5509	2.00			4/4		85
EC3539	2.13		N/A			65
LC3528	1.73	4		2/4		35
LC3518		2		1/1	800	23

インテル Xeon プロセッサー 6000,7000系

ネハレム（またはネハレン）EX (Nehalem-EX)

2010年3月31日に発表された、ダニントンの後継製品である。 以前はベクトン(Beckton)と呼ばれたNehalemマイクロアーキテクチャに基づく製品である。キャンセルされたホワイトフィールドの目的であったItanium 2とのCPUバスの共通化を果たすとされている。しかしバスの信号レベルでの互換性にとどまり、マザーボードの共有はさらに将来の製品で実現するとして延期された。ソケットはLGA1567。

6000系

Model	対応ソケット数	CPU 周波数 (GHz)	L3 キャッシュ (MB)	QPI (GT/s)	対応メモリ (MHz)	TDP (W)	コア/スレッド数	Package
X6550	2	2.00	18	2 x 6.4		130	8/16	LGA1567
E6540						105	6/12
E6510		1.73	12	2 x 4.8			4/8

7000系

Model	対応ソケット数	CPU 周波数 (GHz)	L3 キャッシュ (MB)	QPI (GT/s)	対応 DDR3 メモリ (MHz)	TDP (W)	コア/スレッド数	Turbo-Boost	Package
X7560	8	2.26	24	4 x 6.4	1066 *4	130	8/16		LGA1567
X7550		2.00	18
X7542		2.66		4 x 5.86			6/6	0/1/1/1
L7555		1.86	24			95	8/16	1/2/4/5
L7545			18				6/12	0/1/3/5
E7540		2.00		4 x 6.4		105
E7530	4	1.86	12	3 x 5.86
E7520			18	3 x 4.8		95	4/8