Pixel Visual Core ISA
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/06/05 08:10 UTC 版)
「Pixel Visual Core」の記事における「Pixel Visual Core ISA」の解説
PVCには、仮想と物理の2種類の命令セットアーキテクチャ(ISA)がある。まず、高水準言語プログラムが、RISC-V ISAに触発された仮想 ISA(vISA)にコンパイルされ、ターゲット ハードウェア世代から完全に抽象化される。次に、vISAプログラムは、いわゆる物理 ISA(pISA)、つまりVLIW ISAにコンパイルされる。このコンパイル手順では、ターゲット ハードウェア パラメーター(PEサイズの配列、STPサイズなど)を考慮し、メモリ移動を明示的に指定するようになっている。vISAとpISAの分離により、最初のものはクロスアーキテクチャで世代に依存せず、pISAはオフラインまたはJITコンパイルを通じてコンパイルできる。
※この「Pixel Visual Core ISA」の解説は、「Pixel Visual Core」の解説の一部です。
「Pixel Visual Core ISA」を含む「Pixel Visual Core」の記事については、「Pixel Visual Core」の概要を参照ください。
- Pixel Visual Core ISAのページへのリンク