PLL周波数シンセサイザ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2018/10/08 06:31 UTC 版)
「位相同期回路」の記事における「PLL周波数シンセサイザ」の解説
VCOの出力信号を分周したものを用いることにより入力信号の周波数を任意の整数倍に高めた信号を作ることができる。これを（周波数）逓倍という。この分周数を可変にしたものは「PLL周波数シンセサイザ」と呼ばれる。
※この「PLL周波数シンセサイザ」の解説は、「位相同期回路」の解説の一部です。
「PLL周波数シンセサイザ」を含む「位相同期回路」の記事については、「位相同期回路」の概要を参照ください。
PLL周波数シンセサイザ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2018/10/08 06:31 UTC 版)
「位相同期回路」の記事における「PLL周波数シンセサイザ」の解説
デジタル的に周波数を設定（実際には分周器の分周数を設定）することで、正確な周波数の出力信号を得る上述のPLL周波数シンセサイザがある。水晶振動子を用いた発振回路では、比較的廉価に周波数の安定精度が非常に高い信号波が得られるが、この発振は物理的制約を受けて高い周波数や低い周波数は得られない。デジタル技術の進展によって出力をデジタルカウンターで分周し入力へ帰還し補正に利用することで基準波となる水晶振動波の精度を保ったまま容易に高い周波数を生み出すことが可能となっている。デジタル分周器によって任意の周波数が得られ、分周比を変更すれば出力周波数も動的に変更できる。 PLL周波数シンセサイザは、安定した高い周波数の信号が求められるほとんどすべての電子機器に使用されており、特に年々動作周波数が高くなるデジタル機器では必須の回路となっている。周波数シンセサイザは動的に周波数を変更できるものであるが、これを固定したまま使用する用途でもPLL周波数シンセサイザとして呼ばれることが多い。 PLL周波数シンセサイザにはアナログPLLとデジタルPLL、オールデジタルPLLがある。 オールデジタルPLLは、元米テキサス・インストゥルメンツ社のボグダン・スタチェウスキ博士 (Bogdan Staszewski) によって提案された。 アナログPLL デジタルPLL 名称にデジタルが付くが、PFDと分周器がデジタル制御されているだけでフィルタとVCOはアナログ回路である。 オールデジタルPLL 詳細は「ADPLL」を参照
※この「PLL周波数シンセサイザ」の解説は、「位相同期回路」の解説の一部です。
「PLL周波数シンセサイザ」を含む「位相同期回路」の記事については、「位相同期回路」の概要を参照ください。
- PLL周波数シンセサイザのページへのリンク
