高速アナログ回路でのラッチ回路
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2019/08/09 05:24 UTC 版)
「ラッチ回路」の記事における「高速アナログ回路でのラッチ回路」の解説
「ラッチ回路内部にあるクロスカップル部分の2つの信号線間に、微小な電位差があると、時間の経過とともにその電位差が開いていく」という特徴を利用して、コンパレータを高速化するために、ラッチ回路がしばしば用いられる。 コンパレータとしてラッチを使用する場合、前段へのキックバックノイズの影響を考慮しておく必要がある。 ラッチ回路は高速なADコンバータなどに応用される。ADコンバータでは、コンパレータの速度がサンプリング周期を決定する重要な要因であり、Flash ADCなど複数のコンパレータが必要な場合に、回路面積の削減と高速化のためにラッチ回路を利用できる。 差動型のDラッチは、分周回路を構成するために用いられる。ダイナミック・ラッチ・コンパレータやトラック・アンド・ラッチ・コンパレータは差動型Dラッチとみなせる。
※この「高速アナログ回路でのラッチ回路」の解説は、「ラッチ回路」の解説の一部です。
「高速アナログ回路でのラッチ回路」を含む「ラッチ回路」の記事については、「ラッチ回路」の概要を参照ください。
ウィキペディア小見出し辞書の「高速アナログ回路でのラッチ回路」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ。
- 高速アナログ回路でのラッチ回路のページへのリンク
