5 nm プロセスノード
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/11/09 21:02 UTC 版)
「5ナノメートル」の記事における「5 nm プロセスノード」の解説
ITRSロジックデバイスグラウンドルール TSMC(案) ITRS ロジックデバイスグラウンドルール プロセス・ネーム 6/5nm 8/7nm 5nm 11/10nm トランジスタ・ゲートピッチ(nm) 32 42 44 48 配線ピッチ(nm) 20 24 32 36 数字は低いほど良い。トランジスタ・ゲートピッチはCPP(contacted poly pitch)、配線ピッチはMMP(minimum metal pitch)とも呼ばれる。
※この「5 nm プロセスノード」の解説は、「5ナノメートル」の解説の一部です。
「5 nm プロセスノード」を含む「5ナノメートル」の記事については、「5ナノメートル」の概要を参照ください。
ウィキペディア小見出し辞書の「5 nm プロセスノード」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。
お問い合わせ。
- 5 nm プロセスノードのページへのリンク
