T2およびT2+と比較した場合のパフォーマンスの向上
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/03/28 10:09 UTC 版)
「SPARC T3」の記事における「T2およびT2+と比較した場合のパフォーマンスの向上」の解説
SPARC T3プロセッサは、事実上、1つのダイ上の2つのT2+プロセッサが搭載されている。 T3の性能は以下の通り。 T2/T2+のコア数から2倍の16になった T2+と比べて10ギガビットイーサネットポートが2倍の2つになった T2/T2+と比べて暗号アクセラレータコアが2倍の16になった 暗号化エンジンは、T2/T2+よりも多くの以下のアルゴリズムをサポート: DES、トリプルDES、AES、RC4、SHA-1、SHA256/384/512 、KASUMI、Galois Field、MD5、2048キーまでのRSA、ECC、CRC32 暗号化パフォーマンスのスループットが1.9倍以上向上 T2/T2+ DDR2インターフェイスより高速なDDR3RAMインターフェイス スループットが2倍になった メモリ容量が2倍になった I/Oスループットが4倍になった 2つのPCIe2.08レーンインターフェイスと1つのPCIe旧世代8レーンインターフェイス
※この「T2およびT2+と比較した場合のパフォーマンスの向上」の解説は、「SPARC T3」の解説の一部です。
「T2およびT2+と比較した場合のパフォーマンスの向上」を含む「SPARC T3」の記事については、「SPARC T3」の概要を参照ください。
- T2およびT2 と比較した場合のパフォーマンスの向上のページへのリンク