OpenRISC
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2019/07/04 07:57 UTC 版)
OpenRISCはOpenCoresコミュニティの元々の旗艦プロジェクトである。 このプロジェクトの目的は、一連の汎用のオープンソースのRISC CPUアーキテクチャを開発することである。最初で現在のところ唯一のアーキテクチャは、OpenRISC 1000である。これは、 32ビットと64ビットがあり、オプションとして浮動小数点演算とベクトル演算を持つファミリである。[1]
| ||||||||||||||
- ^ Damjan Lampret et al., "OpenRISC 1000 Architecture Manual", Rev 1.3, 15 Nov 2007. 無料のユーザ登録が必要ではあるがOpenCoresのウェブサイトから入手可能
- ^ Patrick Pelgrims, Tom Tierens and Dries Driessens, "Basic Custom OpenRISC System Hardware Tutorial: Embedded system design based upon Soft- and Hardcore FPGA’s", De Nayer Instituut, Hogeschool voor Wetenschap & Kunst, 2004. オンラインで入手可能 [1]
- ^ Xiang Li and Lin Zuo, "Open source embedded platform based on OpenRISC and DE2-70", Masters dissertation, SoC program, KTH, Sweden. オンラインで入手可能 [2]
[続きの解説]
「OpenRISC」の続きの解説一覧
- 1 OpenRISCとは
- 2 OpenRISCの概要
OpenRISC（OpenCoresコミュニティ）
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/02/28 07:19 UTC 版)
「RISC」の記事における「OpenRISC（OpenCoresコミュニティ）」の解説
オープンソースハードウェア。ハードウェアのデザインはGNU LGPLで、モデルとファームウェアがGNU GPLでそれぞれ公開されている。
※この「OpenRISC（OpenCoresコミュニティ）」の解説は、「RISC」の解説の一部です。
「OpenRISC（OpenCoresコミュニティ）」を含む「RISC」の記事については、「RISC」の概要を参照ください。
ウィキペディア小見出し辞書の「OpenRISC」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ。
- OpenRISCのページへのリンク
