CASレイテンシ
読み方:キャスレイテンシ
別名:CL
CASレイテンシとは、パソコンのメインメモリに使われるDRAMの性能指標のことである。
DRAMは記憶素子が格子状に並ぶ構造を取っており、目的のデータである特定の記憶素子にアクセスするために、まず最初に行(row)、次に列(column)を指定する。ここで、列(column)のアドレスを指定するタイミングを合わせるときに使われる信号をCASと呼び、また、行(row)のアドレスを指定するタイミングを合わせるときに使われる信号をRASと呼ぶ。そして、CAS信号が送信されたクロックから、最初のデータが送受信されたクロックまでの差が、CASレイテンシーである。
具体的には、メモリの仕様表に記されている「CL=2」「CL=3」などといった表記が、CASレイテンシに要する時間である。この値が小さいほど動作速度が速くなるのが一般的である。
CASレイテンシ (CAS Latency:CL)
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/03/26 10:16 UTC 版)
「DDR3 SDRAMにおけるコマンドとオペレーション」の記事における「CASレイテンシ (CAS Latency:CL)」の解説
CASレイテンシA6A5A4A2CAS レイテンシ0 0 0 0 Reserved 0 0 1 0 5 0 1 0 0 6 0 1 1 0 7 1 0 0 0 8 1 0 1 0 9 1 1 0 0 10 1 1 1 0 11 (Reserve) CASレイテンシはリードコマンドが有効になってから実際にデータが出力されるまでの遅延サイクル数を指す。リードコマンドを入力してからデータが出てくるまでの遅延サイクルであるリードレイテンシ (Read Latency:RL) はアディティブレイテンシ (Additive Latency:AL) とCLの和になる。CASレイテンシはデバイススペックや実動作速度で設定できる値が異なる。詳しくは各デバイスのスペックシートを参照すること。
※この「CASレイテンシ (CAS Latency:CL)」の解説は、「DDR3 SDRAMにおけるコマンドとオペレーション」の解説の一部です。
「CASレイテンシ (CAS Latency:CL)」を含む「DDR3 SDRAMにおけるコマンドとオペレーション」の記事については、「DDR3 SDRAMにおけるコマンドとオペレーション」の概要を参照ください。
- CASレイテンシのページへのリンク