CASレイテンシとは? わかりやすく解説

Weblio 辞書 > コンピュータ > IT用語辞典 > CASレイテンシの意味・解説 

CASレイテンシ

フルスペル:Column Address Strobe latency
読み方キャスレイテンシ
別名:CL

CASレイテンシとは、パソコンメインメモリ使われるDRAM性能指標のことである。

DRAM記憶素子格子状に並ぶ構造取っており、目的データである特定の記憶素子アクセスするために、まず最初に行(row)、次に列(column)を指定する。ここで、列(column)のアドレス指定するタイミング合わせるときに使われる信号CAS呼びまた、行(row)のアドレス指定するタイミング合わせるときに使われる信号RASと呼ぶ。そして、CAS信号送信されクロックから、最初データ送受信されたクロックまでの差が、CASレイテンシーである。

具体的には、メモリ仕様表に記されている「CL=2」「CL=3」などといった表記が、CASレイテンシに要する時間である。この値が小さいほど動作速度速くなるのが一般的である。

半導体メモリのほかの用語一覧
RAM:  RAM  CAS  CASレイテンシ  CAS信号  CL  DDR266  DDR400

CASレイテンシ (CAS Latency:CL)

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/03/26 10:16 UTC 版)

DDR3 SDRAMにおけるコマンドとオペレーション」の記事における「CASレイテンシ (CAS Latency:CL)」の解説

CASレイテンシA6A5A4A2CAS レイテンシ0 0 0 0 Reserved 0 0 1 0 5 0 1 0 0 6 0 1 1 0 7 1 0 0 0 8 1 0 1 0 9 1 1 0 0 10 1 1 1 0 11 (Reserve) CASレイテンシはリードコマンド有効になってから実際にデータ出力されるまでの遅延サイクル数を指す。リードコマンド入力してからデータ出てくるまでの遅延サイクルであるリードレイテンシ (Read Latency:RL) はアディティブレイテンシ (Additive Latency:AL) とCL和になる。CASレイテンシはデバイススペックや実動速度設定できる値が異なる。詳しくは各デバイススペックシート参照すること。

※この「CASレイテンシ (CAS Latency:CL)」の解説は、「DDR3 SDRAMにおけるコマンドとオペレーション」の解説の一部です。
「CASレイテンシ (CAS Latency:CL)」を含む「DDR3 SDRAMにおけるコマンドとオペレーション」の記事については、「DDR3 SDRAMにおけるコマンドとオペレーション」の概要を参照ください。

ウィキペディア小見出し辞書の「CASレイテンシ」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ


英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「CASレイテンシ」の関連用語

CASレイテンシのお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



CASレイテンシのページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
IT用語辞典バイナリIT用語辞典バイナリ
Copyright © 2005-2024 Weblio 辞書 IT用語辞典バイナリさくいん。 この記事は、IT用語辞典バイナリCASレイテンシの記事を利用しております。
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのDDR3 SDRAMにおけるコマンドとオペレーション (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2024 GRAS Group, Inc.RSS