Verilogとは? わかりやすく解説

ベリログ【Verilog】


Verilog

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2023/12/30 18:20 UTC 版)

Verilog(ヴェリログ)は、IEEE 1364として標準化されているハードウェア記述言語(Hardware Description Language; HDL)である。最も重要な用途は、デジタル回路レジスタ転送レベルで設計・検証することである。また、アナログ回路混合信号回路英語版の検証や、遺伝子回路英語版の設計にも使用されている[1]







固有名詞の分類


英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「Verilog」の関連用語

Verilogのお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



Verilogのページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
デジタル大辞泉デジタル大辞泉
(C)Shogakukan Inc.
株式会社 小学館
ウィキペディアウィキペディア
All text is available under the terms of the GNU Free Documentation License.
この記事は、ウィキペディアのVerilog (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 Weblio辞書に掲載されているウィキペディアの記事も、全てGNU Free Documentation Licenseの元に提供されております。

©2024 GRAS Group, Inc.RSS