MCS-48ファミリーとは? わかりやすく解説

Weblio 辞書 > 辞書・百科事典 > ウィキペディア小見出し辞書 > MCS-48ファミリーの意味・解説 

MCS-48ファミリー

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/03/11 03:04 UTC 版)

Intel MCS-48」の記事における「MCS-48ファミリー」の解説

8049は2KBのマスクROM(8748と8749はEPROM)と128バイトRAM27個のI/Oポート搭載しROMは4KBの外部ROM置き換えることができた。マイクロコントローラクロック発振器ブロック入力クロック15分周し、最大11MHzで0.73MIPSの駆動が可能であった命令の7割は1命令サイクルあたり1バイトで、3割は2サイクル2バイトを必要としたため実際パフォーマンスは0.5MIPSほどになる。 フィリップス・セミコンダクタ(現NXP)がこのシリーズ生産するライセンス所有しており、このアーキテクチャベースにMAB8400ファミリとして開発していた。これらはI2Cインターフェース統合した最初マイクロコントローラで、フィリップス最初CDプレーヤー「CD-100」に用いられた。 Intel 8748はクロック発振器内蔵しており、8ビットタイマーを2個、I/Oポート27個、64バイトRAMと1KBのEPROM搭載していた。2KB EPROM128バイトRAM搭載したバージョンは8749としてリリースされた。 デバイス内部ROMメモリ注釈8020 1K × 8 ROM 64 × 8 RAM 8048のサブセット20ピン13本のI/O 8021 8048のサブセット28ピン21本のI/O 8022 2K × 8 ROM 8048のサブセットA/Dコンバータ 8035 無し 8039 128 × 8 RAM 8040 256 × 8 RAM 8048 1K × 8 ROM 64 × 8 RAM 8049 2K × 8 ROM 128 × 8 RAM 8050 外部ROMソケット 256 × 8 RAM 8748 1K × 8 EPROM 64 × 8 RAM 8749 2K × 8 EPROM 128 × 8 RAM 8648 1K × 8 OTP EPROM 64 × 8 RAM デバイス内部ROMメモリ注釈8041 1K × 8 ROM 64 × 8 RAM Universal Peripheral Interface (UPI) 8041AH 128 × 8 RAM UPI 8741A 1K × 8 EPROM 64 × 8 RAM UPI、8041のEPROM版 8741AH 1K × 8 OTP EPROM 128 × 8 RAM UPI、8041AHのOTP EPROM版 8042AH 2K × 8 ROM 256 × 8 RAM UPI 8742 2K × 8 EPROM 128 × 8 RAM UPIEPROM版 8742AH 2K × 8 OTP EPROM 256 × 8 RAM UPI、8042AHのOTP EPROM

※この「MCS-48ファミリー」の解説は、「Intel MCS-48」の解説の一部です。
「MCS-48ファミリー」を含む「Intel MCS-48」の記事については、「Intel MCS-48」の概要を参照ください。

ウィキペディア小見出し辞書の「MCS-48ファミリー」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「MCS-48ファミリー」の関連用語

MCS-48ファミリーのお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



MCS-48ファミリーのページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
Text is available under GNU Free Documentation License (GFDL).
Weblio辞書に掲載されている「ウィキペディア小見出し辞書」の記事は、WikipediaのIntel MCS-48 (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。

©2024 GRAS Group, Inc.RSS