レジスタ構成
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/04/04 03:19 UTC 版)
レジスタが、他のアーキテクチャに比べて少ないのも特徴である。演算が可能なレジスタは A レジスタ と Q レジスタの2つしかない(それぞれ36ビット)。そのほかにインデックスレジスタ(18ビット)とアドレスレジスタが存在する。インデックスレジスタ、アドレスレジスタともに、実効アドレスを生成する際にアドレスを修飾する際に使われる。Vモードではアドレスレジスタの機能が変わる。 アドレスレジスタを使う場合には、命令語(36ビット)のアドレスレジスタを使用するためのビットをonにする。この時、インデックスフィールド(18ビット)の先頭3ビットがアドレスレジスタのレジスタ番号を指定するようになる。
※この「レジスタ構成」の解説は、「ACOS-6」の解説の一部です。
「レジスタ構成」を含む「ACOS-6」の記事については、「ACOS-6」の概要を参照ください。
- レジスタ構成のページへのリンク