メモリレベルの並列性
出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2018/10/03 03:41 UTC 版)
メモリレベルの並列性(メモリレベルのへいれつせい、英: Memory level parallelism, MLP)はコンピュータアーキテクチャにおける用語で、 複数のメモリ操作、特にキャッシュミスを同時に遅延させられる能力を指す。
- 1 メモリレベルの並列性とは
- 2 メモリレベルの並列性の概要
メモリレベルの並列性と同じ種類の言葉
並列性に関連する言葉 | 並列性 タスク並列性 メモリレベルの並列性 データ並列性 命令レベルの並列性 |
- メモリレベルの並列性のページへのリンク