CPU CPUの概要

CPU

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/11/01 07:05 UTC 版)

概要

「CPU」の意味は、厳密に言うと、「プロセッサ[注釈 1]や「マイクロプロセッサ」とは意味が異なっており、範囲の違いがある。

もともとは、コンピュータの中央処理装置(CPU)は、ディスクリート(ダイオードトランジスタなど、単機能の個別半導体で構成された電子回路)から成るかなり大きなサイズの電子回路で作られた。やがて集積回路を作れるようになると、それを使い中央処理装置を作るようになった。(なお、大型汎用機を指す「メインフレーム」という語は、もともとは多数の架(フレーム)から成る大型汎用機システムにおいてCPUの収まる主要部(メイン)、という所から来ている。) さらに大規模集積回路(LSI)を作れるようになると、やがてCPUの機能を含んだマイクロプロセッサを製造できるようになり、それがCPUとして使われている(ただしマイクロプロセッサはCPU以外の用途で使われているほうがはるかに数が多い。例えばPCの電源部に内蔵されている制御マイクロコントローラはマイクロプロセッサの一種だが、PCのCPUではない。)

機能と動作

CPUは記憶装置上にあるプログラムと呼ばれる命令列を順に読み込んで解釈・実行することで情報の加工を行なう。CPUはコンピュータ内での演算を行なう中心であり、CPUは通常はバスと呼ばれる信号線を介して主記憶装置や入出力回路に接続され、何段階かの入出力回路を介して補助記憶装置表示装置、通信装置などの周辺機器が接続され、データやプログラムなど情報のやりとりを行なう。

このようなCPUを用いたプログラムによるコンピュータの逐次動作がほとんどのコンピュータの基本的な動作原理となっている。記憶装置上にプログラムを配置してから、プログラムを実行する方式をプログラム内蔵方式と言う。

現在のCPUは、部品としてはプロセッサの1種である。プロセッサの多くはマイクロチップとして実装されており、マイクロプロセッサやMPU (Micro Processing Unit) と呼ばれる。また、算術演算機能を強化し信号処理に特化したデジタルシグナルプロセッサ (DSP) や、メモリや周辺回路を搭載し組込機器制御を目的としたマイクロコントローラ(マイコン)などの展開種も登場している。

専用の電子回路に比べると実行速度は遅いが、プログラムを変えるだけで多様な処理が行なえることから、非常に多岐にわたる用途に使用できる汎用性と柔軟性が最大の特徴である。専用回路(ハードウェア)の変更・修正に比べれば、ソフトウェアの変更・修正は容易であり、物質的なコストがかからないため、システム設計・開発の試行錯誤もしやすい。このため、CPUはおよそあらゆるシステムに内蔵され、現代の産業や生活の屋台骨を支える存在にまで普及している。現在最も普及しているCPUアーキテクチャとしてARMアーキテクチャが挙げられる。ARMアーキテクチャベースのCPUは1991年から数え2008年初頭に出荷個数が100億個を超える[5]など、家電製品から工業製品携帯機器などに至る多くのシステムに組み込まれ、機器制御を司っている。また、パーソナルコンピュータ (PC) など、現在の汎用コンピュータ製品における多くのシステムのメインCPUにx86アーキテクチャが用いられており、インテルのx86系CPU出荷数は1978年6月9日8086発売から2003年までの25年で10億個を越えた[6]

いわゆるノイマン型プログラム内蔵方式のプロセッサの構造と基本動作は、世界で最初の実用的なノイマン型・プログラム内蔵方式のコンピュータであったEDSACの実装の時点で、すでに構造と基本動作が実装されている。CPUやCPU以外のプロセッサの発達には、プロセス技術の微細化による高速化、命令の各処理工程の並列実行(命令パイプライン、演算パイプライン)、命令の並列実行(スーパースケーラVLIW)、データ演算の並列化(SIMD演算)、複数プロセッサ・コアの実装(マルチコア)、複数スレッドの同時実行(同時マルチスレッディング)などやその他多数の要素がある。

構造と動作

構造

CPUは、全体を制御する制御装置演算装置、データを一時記憶するレジスタメモリなどの記憶装置とのインタフェース、周辺機器との入出力装置とのインタフェース、などから構成される。

その他 浮動小数点演算を行うFPU(浮動小数点演算ユニット)、レジスタより多くの情報を一時記憶するキャッシュメモリDMAコントローラ、タイマー、シリアルインタフェースなどの機能をCPUと同一IC内に持つものもある。また、メモリから読み込んだ命令語を内部的なオペレーションに置き換える変換部を持つものもある。

クロック同期型のCPUは、クロック信号によって規則正しいタイミングで各部の動作を統制されている。 同じアーキテクチャのCPUであればクロック周波数が高い方が高速に動作し、一定時間に多くのことを処理できる。ただしその代わりに消費電力や発熱が大きくなるという問題も発生する。 1クロックで処理できる内容はCPUおよび命令セットの設計により異なり、複数クロックで1つの機械語命令を実行するものから、1クロックで複数の命令を同時に実行できるものまである。クロック周波数が1 GHzのCPUは、基本回路が1秒間に10億回の動作をする。

多くのCPUでは、大まかに言って制御装置が命令の解釈とプログラムの制御の流れを制御し、演算装置が演算を実行する。

高性能なCPUや、非ノイマン型のCPUや、画像処理向けのCPUは、同時に複数の命令を実行できるように複数の実行部を同一IC内に持っているものがある。

動作

ノイマン型CPUの基本的な動作は、その実装に関わらずプログラムと呼ばれる命令列を順番に実行することである。

プログラムは数値列として何らかのメモリに格納されている。CPUでは、フェッチ (fetch)、デコード (decode)、実行 (execute) という3つのステップがほぼ必ず存在する。

最初の段階であるフェッチとは、実行すべき命令(ある数値または数値の並び)をプログラムの置かれたメモリから取り出すことである。メモリ上の実行すべき命令の位置はプログラムカウンタで指定される。プログラムカウンタはCPUが現在見ているプログラム上の位置を示しているとも言える。命令フェッチに使用されると、プログラムカウンタはフェッチしたぶんだけ増加させられる。

CPUがメモリからフェッチした命令によってCPUの次にすべきことが決定される。デコードでは、命令をCPUにとって意味のある形式に分割する。命令を表す数値をどう分割するかは、予めそのCPUの命令セットで決定される。命令の一部の数値は命令コードと呼ばれ、実行すべき処理を指定する。その他の部分はオペランドと呼ばれ、その命令で使用する情報を示している。たとえば加算命令のオペランドは加算すべき数値を示している。オペランドには数値そのものが書かれていたり、数値のある場所(メモリのアドレスかレジスタの番号)が書かれている。古い設計では、デコーダ(デコードを行う部分)は変更不可能なハードウェア部品だった。しかし、より複雑で抽象的なCPUや命令セットではマイクロプログラム方式がしばしば使われ、命令を様々な信号に変換するのを助けている。このマイクロプログラムは書き換え可能な場合があり、製造後でも命令デコード方法を変更することができる。

フェッチデコードの次は、実行ステップが行われる。このステップでは、CPUの多くの部分が接続され(たとえばマルチプレクサを切り替えるなどして)指定された操作を実行する。たとえば、加算を要求されている場合、加算器が所定の入力と接続され、出力と接続される。入力は加算すべき数値を提供し、出力には加算結果が格納される。加算結果が大きすぎてそのCPUに扱えない場合、算術オーバーフローフラグをフラグレジスタ(ステータスレジスタ)にセットする(RISCではフラグレジスタが存在しない場合もある)。入力や出力にはいろいろなものが使用される。演算結果が一時的かあるいはすぐに利用される場合にはレジスタと呼ばれる高速で小さなメモリ領域に格納される。メモリも入力や出力に使われる。レジスタ以外のメモリは低速だが、コスト的には一般的なメモリの方が安価であり大量のデータを格納できるため、コンピュータには必須である。

いくつかの命令はプログラムカウンタを操作する。それらは一般にジャンプ命令と呼ばれ、ループを構成したり、条件分岐をしたり、サブルーチンを実現するのに使われる。また、多くの命令はフラグレジスタを変化させる。それらのフラグはプログラムの動作に影響を与える。たとえば比較命令は二つの値を比較してフラグレジスタにその大小を示す値をセットする。そして、その値を使用してその後の処理の流れを決定する。

命令を実行後、同じ流れが繰り返されて次の命令をプログラムカウンタにしたがってフェッチする。もっと複雑なCPUでは、複数の命令をフェッチし、デコードし、同時に実行することもできる。しかし、基本的にどんなCPUでもやっていることはここで説明した流れと同じである。


注釈

  1. ^ インテルの日本法人は「プロセッサー」と表記している[3]
  2. ^ アイディアの元はENIACのプロジェクト中に検討されたもので、ノイマンは助言役として加わり、報告書の執筆者はノイマンである。報告書の著者がノイマンだけとされたことやアイディアを誰の功績とみるかについては諸説ある。
  3. ^ モークリーとエッカートの離脱(理由については諸説)などがありごたついた。運用に入ったのは1951年。
  4. ^ 1936年に特許申請しているが、アメリカに出願した際にチャールズ・バベッジ解析機関との類似を指摘され、特許は成立していない。ツーゼはこのときまでバベッジの業績を知らなかったと思われる。[独自研究?]なおZ3は1998年にチューリング完全であったことが示されている。
  5. ^ ここの「信頼性」の考え方には問題がある。対象の問題を解決するには一定量の計算量が必要なのであって、一定量の計算時間が必要なわけではない。従って、平均故障時間をそのまま比較するのではなく、性能比を考慮して比較しなければ意味がない。
  6. ^ 初期のデジタルコンピュータには、それ以前の機械式計算機に類似させたため(ENIACの場合)や、事務的な計算のため(IBM 1401の場合)に、十進法を採用したものもあった(EDSACのように二進のものもあった)。他には3進数を採用したものもあった。それ以降は二進法を採用するのが一般化した。二進法では各桁はふたつの値(1 と 0)しかとらないので、高い電圧と低い電圧でそれを表すことができる。
  7. ^ 人が気にならない程度に(すなわち、普通のCPUとは比較にならないほど)遅くても良いが、極めて省電力であることなどが要求される。
  8. ^ 近年[いつ?]で、日本でよく知られている例外は、CASLのCOMETぐらいであろう[独自研究?]
  9. ^ なお、複数バイトから成るワード単位のアクセスは、必ずしもこの単位でアクセスできるとは限らない(アラインメント違反としてバスエラーになるものも多い)。
  10. ^ アドレスビット幅は8ビットCPUにおいては16ビット幅以上ある事が通常で、32ビットCPUでは24ビットなど、N-ビットCPUと称する場合のビット数と一致しない事が多数ある。外部データバス幅は16ビットCPUで外部データバス8ビット、32ビットCPUで外部バス16ビットなど、これもN-ビットCPUと称する場合のビット数と一致しない事が多数ある。内部データバス幅は32ビットCPUで内部データバス64ビットの例がある。レジスタのビット幅では16ビットCPUで32ビットレジスタを持つCPUがある。命令長はCISCでは複数のビット幅が混在しており、RISCでも32ビット演算で16ビットバスなどがある。
  11. ^ Microsoft Windows Server 2003をベースにしたMicrosoft Windows XP Professional x64 Editionが2005年にリリースされたが、最初の一般消費者向け64ビットOSとしては、翌2006年にリリースされたx64版Microsoft Windows Vistaが主にその役目を果たした。
  12. ^ 64ビット版Microsoft WindowsにはWOW64サブシステムが搭載されている。64ビット版macOSもまた32ビットアプリケーションの動作をサポートするが、High Sierra以降では非推奨となり、起動時に警告が表示されるようになっている。macOS Catalinaでは32ビットアプリケーションのサポートが打ち切られた。
  13. ^ x86版Microsoft Windowsは32ビットのx86 CPUを搭載するシステムのほか、64ビットのx64 CPUを搭載するシステムにインストールして実行することもできる。

出典



「CPU」の続きの解説一覧

C.P.U !?

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2021/11/21 23:18 UTC 版)

C.P.U !?」(シー・ピー・ユー !?)は、Cheeky Paradeの2枚目のシングル2013年4月10日iDOL Streetから発売された。


注釈

  1. ^ ミニライブ終了後、CD(イベント会場・mu-moショップ限定盤)予約購入者(4月13日・14日は握手会イベント参加券の所持者)対象の握手会を開催。
  2. ^ 「アキバ☆ソフマップ・ドットコム」における“Cheeky Parade 1周年記念ライブ チケット付きCDセット”(ローソン・HMV限定盤を除く)購入者に郵送されるイベント入場参加券を要する。イベントの模様はUstreamで配信された。
  3. ^ mu-moショップの抽選販売における“3形態同時購入セット”(参加券付き)購入者のみ参加対象。
  4. ^ ローソン・HMV限定盤封入のイベント参加応募券における抽選の当選者のみ参加対象。
  5. ^ CD(イベント会場・mu-moショップ限定盤)予約購入者対象。握手会イベント参加券(現地配布)1枚につきメンバー全員と握手。
  6. ^ a b イベント整理券(店舗配布)・握手会イベント参加券を要する。店舗・メンバーなどの詳細は公式ウェブサイトを参照のこと。

出典

  1. ^ 渡辺亜紗美. “秘密っ★ミと大福っ!(あさみん)(2013年1月28日)”. Cheeky Parade official blog. サイバーエージェント. 2013年1月28日閲覧。
  2. ^ ミュージックビデオサーチ”. SPACE SHOWER TV. スペースシャワーネットワーク. 2013年3月18日閲覧。
  3. ^ 関根優那. “ゆ〜にゃん@感謝です♪(2013年2月14日)”. Cheeky Parade official blog. サイバーエージェント. 2013年2月14日閲覧。
  4. ^ CheekyParade_D(2013年2月8日)”. Twitter. Twitter. 2013年3月5日閲覧。
  5. ^ B.M.H/ばい菌持ってる鳩/い〜ちゃん(2013年4月9日)”. Twitter. Twitter. 2013年4月11日閲覧。
  6. ^ 渡辺亜紗美. “あの振り付けっ!実はっ(あさみん)(2013年4月9日)”. Cheeky Parade official blog. サイバーエージェント. 2013年4月9日閲覧。
  7. ^ 関根優那. “ゆ〜にゃん@アイドルグランプリ挑戦だらけ!(2013年3月31日)”. Cheeky Parade official blog. サイバーエージェント. 2013年4月1日閲覧。
  8. ^ 溝呂木世蘭. “☆せらん☆優柔不蘭から。。。(2013年4月14日)”. Cheeky Parade official blog. サイバーエージェント. 2013年4月15日閲覧。
  9. ^ 山本真凜. “SAKURA☆まりん(2013年4月7日)”. Cheeky Parade official blog. サイバーエージェント. 2013年4月7日閲覧。
  10. ^ “オリコン3位のチキパ 春にももクロの後輩と妹分対決”. Billboard JAPAN (阪神コンテンツリンク). (2013年2月10日). http://www.billboard-japan.com/d_news/detail/10046 2013年2月10日閲覧。 
  11. ^ “一周年イベントに見る、小生意気なアイドル チキパの成長と変化”. Billboard JAPAN (阪神コンテンツリンク). (2013年2月25日). http://www.billboard-japan.com/d_news/detail/10356 2013年2月26日閲覧。 


「C.P.U !?」の続きの解説一覧



英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

「CPU」に関係したコラム

辞書ショートカット

すべての辞書の索引

「CPU」の関連用語

CPUのお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



CPUのページの著作権
Weblio 辞書情報提供元は参加元一覧にて確認できます。

  
ウィキペディアウィキペディア
All text is available under the terms of the GNU Free Documentation License.
この記事は、ウィキペディアのCPU (改訂履歴)、C.P.U !? (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 Weblio辞書に掲載されているウィキペディアの記事も、全てGNU Free Documentation Licenseの元に提供されております。

©2022 GRAS Group, Inc.RSS