論理回路 その他

論理回路

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/10/21 07:27 UTC 版)

その他

論理回路というよりディジタル回路としての分類になるが、以下のようなデバイスがある。

  • ワイヤード・オア[注 15]:(TTLでは)複数のオープンコレクタ出力を使って便宜上のOR回路を構成する手法。通常は複数のディジタル出力をそのまま結線することは許されないが、オープンコレクタ出力により可能となる。プルアップ抵抗が必要。CMOSではオープンドレインとなる。
  • バッファ[注 16]、バス・トランシーバ[注 17]、ライン・ドライバ/レシーバ[注 18]:伝送路や多数のゲートを駆動する為に大きな出力の回路を持つもの。多くが4bit、8bit、16bitなどの複数本を並列にして扱われる。
  • トライステート・バッファ[注 19]:バッファの出力状態を「H」と「L」の他にハイ・インピーダンス[注 20]の合計3つ持つもの。
  • シュミット・トリガ[注 21]:不安定な入力信号を安定的に波形整形して出力する為に、ヒステリシス特性を備えたアンプを持つ。インバータ回路などに多い[1]
  • シーケンサ[注 22]:外部状況の変化にしたがって定義された演算・動作を行うもので、カウンタ・外部信号のレジスタ・ゲートなどを組み合わせて製作される。

歴史

電気による論理演算は、リレー(ことによってはソレノイドアクチュエータやモータと、スイッチ)による装置(たとえば初期の電話交換機など)があった。しかし、ブール代数19世紀中頃に考案されていたが、当時はそれらの装置と関連付けて考えられていなかった。

ディジタル回路と論理演算の対応付けは、中嶋章が1934年頃から研究、論文としては1936-1937年[注 23]に榛沢正男と発表した「継電器回路に於ける単部分路の等価変換の理論」を嚆矢とし、クロード・シャノンの1937年の研究とその発表が有名である(他にも相次いで発表されている)。後者の着想が独立かどうかは不明である[4]

個別部品時代もモジュール化はおこなわれていたが、1960年代に登場した汎用ロジックICにより、アナログ的な回路設計と論理設計をほぼ分離できるようになった。

小規模な場合は、論理素子記号などを使った手書きによる設計が可能であるが、大規模になると難しい。そのため、大規模な回路の設計にはハードウェア記述言語(HDL)が多用されるようになった。

1990年代後半より、試作や少量生産の場合に論理がプログラマブルな(書き換え可能な)PLDやCPLD、FPGAなどが使用されるようになった。大量生産または高性能が要求される場合はASICも使用される。

その他

  • 十進法で表現された数を、整数値として2進に変換するのではなく扱う方法として二進化十進表現がある。0000 から 1001 を使用し 1010 から 1111 は使用しないというよくある方法の他いくつかのバリエーションや、近年の十進浮動小数点で使われている10ビットに十進3桁を詰め込む densely packed decimal3増し符号、2-5進コード(二五進法)などがある。
  • 論理回路の設計においては、数学で使われているのと同様の記法を用いることもあるが、プレインテキストとの親和性が高いなどの理由で他の記法を用いることもある。

注釈

  1. ^ リレーによるものは「電子回路」というよりは「電気回路」だが、この記事ではほとんど扱わない。また真理値が連続的な値をとる(アナログな)論理を扱う論理回路や、アナログ電子回路による論理回路、流体素子光コンピューティングといった電気以外による論理演算の提案などについても、以下の説明では全く考慮していない。
  2. ^ ワイヤードORなどは論理素子による実装ではない。
  3. ^ そのようにすると、たとえば図で、2入力1出力のANDの3個の端子全てに小丸が付いていた場合、負論理として見ると論理積の働きをしている(電気的にはORゲートである)ということがわかりやすくなり都合が良い。
  4. ^ : logic diagram
  5. ^ 「組み合わせ論理回路」ともいう。
  6. ^ : data selector
  7. ^ : demultiplexer
  8. ^ : full adder
  9. ^ : half adder
  10. ^ : full subtracter
  11. ^ : comparator
  12. ^ : filled code counter
  13. ^ : unfilled code counter
  14. ^ : linear feedback shift register
  15. ^ : wired OR
  16. ^ : buffer
  17. ^ : bus transceiver
  18. ^ : line driver/receiver
  19. ^ : 3-state buffer
  20. ^ : high impedance
  21. ^ : Schmitt trigger
  22. ^ : sequencer
  23. ^ 2部構成

出典

  1. ^ a b c d e f 松田勲著 『ディジタルIC回路の基礎』 技術評論社 2005年7月1日 初版第5刷発行 ISBN 4-7741-0804-9
  2. ^ 最新汎用ロジック・デバイス規格表 CQ出版社 2006年1月1日発行 ISBN 4-7898-4459-5
  3. ^ TI SN74HC74 データシートTI SN74LS279A データシート
  4. ^ 山田昭彦、「スイッチング理論の原点を尋ねて -シャノンに先駆けた中嶋章の研究を中心に-」 『子情報通信学会 基礎・境界ソサイエティ Fundamentals Review』 2010年 3巻 4号 p.4_9-4_17, doi:10.1587/essfr.3.4_9


「論理回路」の続きの解説一覧




論理回路と同じ種類の言葉


英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

辞書ショートカット

すべての辞書の索引

「論理回路」の関連用語

論理回路のお隣キーワード
検索ランキング

   

英語⇒日本語
日本語⇒英語
   



論理回路のページの著作権
Weblio 辞書 情報提供元は 参加元一覧 にて確認できます。

   
ウィキペディアウィキペディア
All text is available under the terms of the GNU Free Documentation License.
この記事は、ウィキペディアの論理回路 (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 Weblio辞書に掲載されているウィキペディアの記事も、全てGNU Free Documentation Licenseの元に提供されております。

©2022 GRAS Group, Inc.RSS