■後藤弘茂のWeekly海外ニュース■ PSPでもシステムオンチップにこだわるSCEI

　かつて日本の半導体企業の旗印は「システムオン(ナ)チップ(System on a Chip:SoC)」だった。だが、最近では、この言葉はすっかり流行らなくなってしまった。ワンチップに全システムを統合するシステムオンチップのソリューションがなくなったわけではないが、期待されていたほどの広がりは見せなかった。最近ではパッケージレベルでの統合(System in packageまたはSystem in a package:SIP)の方が盛り上がっているほどだ。特に、一時期待された、DRAM混載プロセスを使ってメインメモリまで含めて完全に統合する、究極のシステムオンチップは空振りに近い……ゲーム機以外は。

2チップに集積されたPS2の心臓部

　ソニー・コンピューターエンタテインメント(SCEI)のPlayStation戦略で目立つのは、徹底したシステムオンチップ指向だ。当初は多数のチップで構成していたPlayStationチップセットは、段階的に数個のチップに統合化。最初からメインチップを2個に統合していたPlayStation 2は、次の90nmプロセスではメモリまで含めた完全なワンチップ(PlayStation 2 on a Chip)に。そして、PSPでは、最初からワンチップに、これでもかというほどの機能を詰め込む。さらに、ソニーの新「CLIE」のシステムオンチップ「Handheld Engine」までも、SCEIが製造している。SCEIは、ひたすらシステムオンチップに突っ走ってきた。

　そして、SCEIのチップで顕著なのは、混載DRAM(Embedded DRAM:eDRAM)へのこだわりだ。SCEIは、自社FabでeDRAMプロセスを熱心に開発・導入してきた。90nmプロセスで製造するPlayStation 2チップとPSPチップは、どちらもメインメモリ・ビデオメモリともにeDRAMで実装する。eDRAMは日本企業が先行していて、特に台湾などのファウンドリの多くが技術を持たないため、日本の持ち味を見せられるポイントだ。SCEIは、そこにフォーカスすることで、製品を差別化しようとしている。

●eDRAMの強みと弱みを持つPSPのメモリ

　PSPのメモリは、全てEmbedded DRAM(eDRAM)で、次のような構成となっている。

メインメモリ	8MB	メインCPUが使用
サブメモリ	2MB	メディアエンジン(サブCPU)が使用
ビデオメモリ	2MB	グラフィックスコアが使用

　合計12MBで、いずれも各コアと広帯域バスで接続する。そして、PSPの“強み”と“弱み”はどちらもこのメモリにある。

　PSPのメモリについて、久夛良木氏は「少ないように思うかも知れないが携帯機としては破格」と強調する。実際に、同じ携帯ゲーム機のゲームボーイアドバンスのメモリは384KBなので、PSPはケタ違いにメモリ量が多い。また、合計で12MBのメモリ量は、組み込みメモリとしてはかなり多い。eDRAMならではの利点だ。これは、他社の現行の携帯ゲーム機との対抗では、タイトル開発でのアドバンテージとなる。しかし、3Dゲーム機として見た場合には、メモリ量は多いとは言えない。

　また、もう少し長い視点で見ると、さらに話は違ってくる。というのは、PSPが戦う相手は、ゲーム機だけでなく、中長期的には進化した3Dグラフィックス機能を備えた携帯電話や、PDAから発展したマルチメディアプレイヤーになるかもしれないからだ。この手の携帯機器の開発は、それなりに勢いづいており、機能が飛躍する可能性がある。その場合は、相手にする機器のメモリ量は、現行ゲーム機よりずっと多いかもしれない。

　メモリをDRAM系で外付けにするなら、メモリ粒度の制約があるため必然的にメモリ量は多くなる。DRAM系メモリなら、16MB(128Mbチップ1個)や32MB(256Mbチップ1個)が標準になるだろう。また、メモリベンダー側でも、消費電力を下げたMobile RAMのようなタイプに力を入れ始めている。つまり、技術的には作ろうと思えば、大容量メモリの携帯機器も作ることができる。

　もちろん、それでも広いメモリ帯域と高いアクセス性能というeDRAMの利点は、PSPの利点として維持される。それに何と言っても、eDRAMの方が帯域当たりの消費電力を抑えられるので携帯機器向けだ。実際、SCEIのHandheld Engineは、その強みを活かして、性能当たりの消費電力を低く抑えている。

　つまり、デバイスとして見た場合には、PSPのeDRAMという解決策は正解だが、従来通りソフト開発側は少ないメモリ量でやりくりする必要がある。トレードオフだ。ただし、利点もある。それは、ワールドワイドで見ると、制約のきついメモリに慣れた日本のゲーム開発者には、有利に働くことだ。

●2つのCPUコアを持つPSP

　PSPはメインCPUコアの他にもうひとつCPUコアを持っている。つまり、PSPはデュアルCPUコアで、両コアは個別に動作する。こちらのCPUコアはメディアエンジン(Media Engine)と呼ばれる。

PSPチップのブロックダイヤグラム(一部推定) PDF版はこちら

　SCEIはPSPのCPUコアについて“MIPS 32bit コア”で、“R4000”とプレゼンテーションで説明している。R4000はMIPS64命令セット世代のCPUコアだから変だが、現在の公式の情報から推測すると、PSP版R4000は32bit系命令しか実装していないことになる。

　と、ここまで書いたところで、5月から2カ月の間にCPUコアが仕様変更になった可能性を忘れていたのに気がついた。プロトタイプが2004年5月なら、CPUコアに拡張を加えるにしてもまだぎりぎり仕様変更が間に合いそうだ。その場合には、先週説明した32bitコアうんぬんは、申し訳ないが間違えていたことになる。

アーキテクチャ	MIPS R4000
バス	128bit
動作周波数	1～333MHz
電圧	333MHz時に1.2V
サブメモリ	2MB(eDRAM)
命令キャッシュ	あり(容量不明)
データキャッシュ	あり(容量不明)

SCEIが公開したシステム図

　メインCPUと異なるのは浮動小数点演算ユニットやベクタ演算ユニットを持たない点。当然、浮動小数点/ベクタ演算ユニット向けの3D CG向け拡張命令も実装されない。メモリはメインCPUの8MBに対して2MBと1/4の小容量になっている。

　PSPチップは、デュアルCPUコアといっても、両CPUコアが同等に使えるわけではない。メディアエンジンの基本的な目的はメインCPUのオフロードであり、それをソフトウェア開発者に見えないように行なう仕組みになっている。

　久夛良木氏はメディアエンジンについて「I/Oプロセッサまたはメディアプロセッサとして」使うと説明している。ネットワークプロトコル処理や、マルチメディア処理のうち(専用ユニットによる処理以外の)CPUサイドの処理部分を行なうと推定される。特に目立つのは、SCEIが発表した図で、メディアエンジンがAVCデコーダと直結するポートを持っているように見える点。動画デコードでのCPU側の処理は、このメディアエンジンに持ってくると推定される。

　このアーキテクチャの利点は、負荷の大きいマルチメディア再生処理をやっている最中も、メインCPUコアはフリーになること。また、SCEIはメディアエンジンをライブラリで隠蔽するつもりでいる。つまり、開発者が直接プログラムを書くのではなく、ハードウェアは開発者には露出されず、ライブラリの裏側でこのプロセッサが動くというスタイルになるようだ。

□関連記事
【8月4日】【海外】PlayStation 2に迫るPSPのグラフィックスコア
http://pc.watch.impress.co.jp/docs/2003/0804/kaigai009.htm
【8月1日】【海外】PSPチップは第3のPlayStationアーキテクチャ
http://pc.watch.impress.co.jp/docs/2003/0801/kaigai008.htm
【7月29日】PSPは2004年のE3で公開。出荷は2004年暮れを予定(GAME)
http://www.watch.impress.co.jp/game/docs/20030729/psp.htm

□バックナンバー

(2003年8月8日)

[Reported by 後藤 弘茂(Hiroshige Goto)]