論理回路 論理回路の概要

論理回路

出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2014/03/31 13:13 UTC 版)

ふつうはデジタル回路である。論理演算を行うアナログ回路、「アナログ論理」を扱う回路(どちらも「アナログ論理回路」)や、多値論理回路、電気(電子)的でないもの(たとえば流体素子光コンピューティングを参照)もあるが、以下では扱っていない。

表記法

論理回路の設計には、論理式真理値表が用いられる。さらに回路図的な表記手段としてMIL記号など論理素子記号が使われる。

負論理には正論理の信号名の上にオーバーバー(例: \overline{\mathrm{Q}} )を加えることで表現し、MIL記号では状態表示記号である小丸()で表現する[2]


正論理(左側)と負論理(右側)の論理ゲート
負論理のゲート(左側)は正負の変換を行なうNOT回路を付加することで(右側)内部に正論理のゲートが含まれる。
論理回路では正負の論理が混在する場合が考えられ、図の斜線部が負論理である。

正論理・負論理

MIL記号を含めて通常のロジック・ダイアグラム[3]では正論理と負論理が混在して使用される。

正論理では「H」を真偽値の「真」に、負論理では「L」を真偽値の「真」に対応させる。

厳密には正論理の出力信号線は必ず正論理の入力に接続されねばならず、負論理出力は負論理の入力に接続されねばならないが、図面上の表記として必ず守られるとは限らない[2]

組み合わせ回路

組み合わせ回路[4]は、現在の入力のみで出力が決まる回路である。

  • 論理ゲート: ANDアンドORオアNOTノットXORエクスクルーシブ・オアなど基本となる論理演算を行うものである。
論理 論理式 回路記号(MIL記号) 回路記号(JIS記号)
NOT \overline{A} NOT NOT
OR A + B OR OR
AND A \cdot B AND AND
XOR A \oplus B XOR XOR
NOR \overline{A + B} NOR NOR
NAND \overline{A \cdot B} NAND NAND
  • エンコーダ:複数の入力の内の1つが「真」になった時にそれに対応する2進数コードを出力するもの。
  • デコーダ:2進数のコード入力に対応して、多数の出力線の内の1本だけを「真」にするもの。
  • マルチプレクサ:2進コード入力に基づいて、複数の入力から1つを選んで出力するもの。「データセレクタ」[5]とも呼ばれる。
  • デマルチプレクサ[6]:2進コード入力に基づいて、1つの入力を複数の出力の内の1つに出力するもの。
  • 加算器 : 2進数の加算を行うもの。全加算器[7]と半加算器[8]があり、多桁の全加算器では桁上げの高速化の為に「キャリールックアヘッド回路」を備えるものもある。負の数の表現に2の補数を使っているのであれば、減算は2の補数を加算することで実現出来る。回路規模が大きくなってもわずかでも高速化したい場合、減算に対応するための論理反転の追加(XORを1段または、NOTを1段とセレクタを1段)を避け、専用の減算回路を持つこともある。半減算器はXORであって半加算器と全く同じであるから、減算器には全減算器[9]しか無い。
  • 乗算器:2進数の乗算を行うもの。過去にはALU上で加算とシフトの繰り返しで乗算を行っていたが、近年は多数のゲート回路によって一度に乗算してしまう専用乗算器が使用されている。
  • バレルシフタ:シフトレジスタによるシフト操作では移動のビット数分の回数だけクロックの動作時間が掛かるが、これを避けるためにマルチプレクサを複数組並べるのと同様に多数のゲート回路によって一度にずらすことで実現するものである。
  • 比較器[10]:「デジタル・コンパレータ」とも呼ばれ、概念としては一致回路や不一致回路、大小を比較する比較器もあり[2]、実際のロジックICでは4ビットや8ビットの比較器にこれら全ての信号が出力されるものが多い[11]

順序回路

順序回路は過去の内部状態と取得時の入力信号とで出力が決まる回路である。 組み合わせ回路は、伝播遅延によって信号が遅れることを除けば、入力の組み合わせだけで出力が一意に決まるが、順序回路は入力信号とともに、内部に保持している過去の状態も出力の決定に関わる。

組み合わせ回路と異なり、多くの順序回路には同期式と非同期式の2通りの回路動作がある。同期式では非同期式に比べて信号の遅れやレーシングといった問題に起因する動作不良が減らせる、又は根絶できるが、回路規模が大きくなるので消費電力や回路コストが増す[2]。非同期式は単純な回路構成が採れるので低消費で回路コストも安くて済み、回路設計が最適化出来れば高速動作が可能になるが、設計マージンが小さくなる傾向があり小さなミスが動作不良に結びつく。

フリップフロップ

フリップフロップは制御信号により現在の入力信号の保持を行うものである。ラッチとも呼ばれる。論理回路ではフリップフロップと呼ぶものも、コンピュータ・システムでの回路名としては(通常は複数ビットの記憶回路を)レジスタと呼ぶ。

非同期式フリップフロップはクロック入力を持たず、その時点での入力の値に応じて出力が変化し、新たな入力信号が来るまで同じ状態を保持する。

  • 非同期式RS-FF(=RSラッチ):標準ではRとSが共に「真」は禁止されているが、セット優先、リセット優先のものでは両入力が共に「真」の時にはセットにだけ「真」の入力があったもの、またはリセットにだけ 「真」 の入力があったものとして扱われる設定が行なえるものがある。
  • 非同期式D-FF(=Dラッチ):RS-FFのS入力にストローブ入力(G)によるゲート制御が加わったものである。ストローブが 「真」 の間はD入力はQ出力にそのまま反映され、ストローブが「真」から「偽」に変わるとその変化時点(立ち上り、又は立ち下り)での入力を保持する。

同期式フリップフロップはクロック信号(CLK、CK等と表記)の立ち上がり(又は立ち下り)に同期してその時点での入力(D, S, J等)に対応する信号を出力する。この出力は次にクロックが立ち上がる(又は立ち下る)まで更新されない。

  • 同期式RS-FF:RS は resetset から付けられた。
  • 同期式D-FF:D は data または delay から付けられた。
  • JK-FF:RS-FFの動作に近いがRとSの両方が「真」の時は出力が反転するのでRとSに同じ入力を与えると同期式T-FFとして動作する。JとKに互いに反転した入力を与えればD-FFとなる。もちろんRS-FFとして使用できる。このため、JK-FFは色々な構成で使用される。内部には2段の非同期FFがマスター・スレーブ構成に並んでいて、同期動作を行なっている。
  • T-FF:クロックやクリア、プリセット以外の入力は持たず、クロックが入力されるたびに出力が反転する。Tは toggle から付けられた。

カウンタ

カウンタ回路は、特定の順序で出力の組み合わせが変化し、一定の周期で元の状態に戻るもので、フリップフロップとゲートとをいくつか組み合わせたものである。

  • シフトレジスタ:直列フリップフロップの入力と出力を直接接続したもので、クロックに合わせて各FFを1段ずつ横に送っていく(シフトしてゆく)動作をするもの。通常は初段と終段の間は接続されていない。
  • ジョンソン・カウンタ:シフトレジスタの初段と終段の間だけ入力と出力を反転して接続したもの。クロックに合わせて各FFを1段ずつ横に送っていく(シフトしてゆく)動作をするが、反転入力が移動してゆくので n 段ならば 2n 回目で一順するカウンタとなり、初期値が単純に「0」や「1」ばかりであればデューティ・サイクルが50%のデジタル波形信号が得られる。
  • リング・カウンタ:シフトレジスタの初段と終段の間も他の段同様、入力と出力を直接接続したもの。初期値で設定されたデジタル波形信号がn回目で一順するカウンタとなる。例えば4段リング・カウンタに 1000 と設定すれば 0100001000011000 となって4回目で元に戻る。
  • バイナリ・カウンタ(2進カウンタ)
  • n進カウンタ:(同期式であれば)バイナリ・カウンタのリセット入力に n-1 回目で「H」となるようにゲート回路で信号を接続する。n 回目のクロック入力でリセットがかかり、全てが 0 に戻る。

また、全ての出力状態が使用されるものと出力状態の一部のみ使用されるものの差で次の2つのグループに分類出来る。

  • フィルド・コード・カウンタ[12]:全ての出力状態が使用されるもの。
    • 2ビットジョンソン・カウンタ
    • グレイ・コード・カウンタ、
    • バイナリ・カウンタ(2進カウンタ)
  • アンフィルド・コード・カウンタ[13]:出力状態の一部のみ使用されるもので、その他の状態になる時は動作不良のときであるもの。
    • 3ビット以上のジョンソン・カウンタ
    • リング・カウンタ
    • M系列発生器(LFSR[14]

カウンタ回路はフリップフロップであるため、同期式と非同期式があり、非同期式カウンタは常に前段の結果によって次段の動作が左右されるため、多段になるほど終段の結果の確定は回路の伝播遅延による遅れが蓄積される。こうしたものは「非同期式リプルカウンタ」と呼ばれる。

多くのカウンタ回路には、加算と減算の動作選択、各段の初期値のプリセット、全段のリセットなどの機能を備えており、また、論理回路的な設計とは無関係であるが実際のICチップパッケージには多段接続時に数珠繋ぎに延長できるよう、キャリアアウト出力とキャリアイン入力と云う桁上げ出力や桁借り出力などが備わっている[2]

その他

論理回路の通常の分類には含まれない物を以下に示す。

  • ワイヤード・オア[15]:(TTLでは)複数のオープンコレクタ出力を使って便宜上のOR回路を構成する手法。通常は複数のデジタル出力をそのまま結線することは許されないが、オープンコレクタ出力により可能となる。プルアップ抵抗が必要。CMOSではオープンドレインとなる。
  • バッファ[16]、バス・トランシーバ[17]、ライン・ドライバ/レシーバ[18]:伝送路や多数のゲートを駆動する為に大きな出力の回路を持つもの。多くが4bit、8bit、16bitなどの複数本を並列にして扱われる。
  • トライステート・バッファ[19]:バッファの出力状態を「H」と「L」の他にハイ・インピーダンス[20]の合計3つ持つもの。
  • シュミット・トリガ[21]:不安定な入力信号を安定的に波形整形して出力する為に、ヒステリシス特性を備えたアンプを持つ。インバータ回路などに多い[2]
  • シーケンサ[22]:外部状況の変化にしたがって定義された演算・動作を行うもので、カウンタ・外部信号のレジスタ・ゲートなどを組み合わせて製作される。



  1. ^ ワイヤードORなどは論理素子による実装ではない。
  2. ^ a b c d e f 松田勲著 『ディジタルIC回路の基礎』 技術評論社 2005年7月1日 初版第5刷発行 ISBN 4-7741-0804-9
  3. ^ : logic diagram
  4. ^ 「組み合わせ論理回路」ともいう。
  5. ^ : data selector
  6. ^ : demultiplexer
  7. ^ : full adder
  8. ^ : half adder
  9. ^ : full subtracter
  10. ^ : comparator
  11. ^ 最新汎用ロジック・デバイス規格表 CQ出版社 2006年1月1日発行 ISBN 4-7898-4459-5
  12. ^ : filled code counter
  13. ^ : unfilled code counter
  14. ^ : linear feedback shift register
  15. ^ : wired OR
  16. ^ : buffer
  17. ^ : bus transceiver
  18. ^ : line driver/receiver
  19. ^ : 3-state buffer
  20. ^ : high impedance
  21. ^ : Schmitt trigger
  22. ^ : sequencer
  23. ^ PLC。工業用プロセス制御に用いられる。
  24. ^ 2部構成
  25. ^ 山田昭彦「スイッチング理論の原点を尋ねて −シャノンに先駆けた中嶋章の研究を中心に−」 (PDF)


「論理回路」の続きの解説一覧





論理回路と同じ種類の言葉


英和和英テキスト翻訳>> Weblio翻訳
英語⇒日本語日本語⇒英語
  

論理回路に関連した本

論理回路に関係した商品

辞書ショートカット

カテゴリ一覧

全て

ビジネス

業界用語

コンピュータ

電車

自動車・バイク

工学

建築・不動産

学問

文化

生活

ヘルスケア

趣味

スポーツ

生物

食品

人名

方言

辞書・百科事典

すべての辞書の索引

「論理回路」の関連用語

論理回路のお隣キーワード

   

英語⇒日本語
日本語⇒英語
   
検索ランキング

画像から探す




論理回路のページの著作権
Weblio 辞書情報提供元は参加元一覧にて確認できます。

  
ウィキペディアウィキペディア
All text is available under the terms of the GNU Free Documentation License.
この記事は、ウィキペディアの論理回路 (改訂履歴)の記事を複製、再配布したものにあたり、GNU Free Documentation Licenseというライセンスの下で提供されています。 Weblio辞書に掲載されているウィキペディアの記事も、全てGNU Free Documentation Licenseの元に提供されております。

©2014 Weblio RSS