リスク【RISC】
読み方：りすく
《reduced instruction set computer》目的に合わせ中央処理装置を制御する命令数を削減、簡素化して、処理を高速化する形式のコンピューター、またはその設計様式を指す。縮小命令セットコンピューター。→シスク（CISC）
しゅくしょうめいれいセット‐コンピューター〔シユクセウメイレイ‐〕【縮小命令セットコンピューター】
RISC
読み方：リスク
別名：縮小命令セットコンピュータ
RISCとは、CPUのアーキテクチャのうち、命令語長を固定とし、単純で基本的な命令語だけで命令セットを構成、処理効率の向上を図る設計のことである。
RISCは、従来のCPU設計では用意されていながらも実はほとんど役立っていなかった複雑な命令群を排除し、単純な命令のみに限ることで、パイプライン処理の高速化などを実現している。構成が簡単なので製造コストが比較的低く、消費電力も比較的低い。
RISCのアーキテクチャを採用したCPUとしては、SPARC、MIPS、Power PCなどを挙げることができる。
なお、RISCの概念に相対する、複雑な構造をもつ従来型のCPUのアーキテクチャは、CISC（Complex Instruction Set Computer）と呼ばれている。
RISC
(reduced instruction set computer から転送)
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2024/04/16 20:11 UTC 版)
RISC（reduced instruction set computer、リスク）は、コンピュータのプロセッサの命令セットアーキテクチャ (ISA) の設計の方向性として、命令セットの複雑さを減らすことすなわち、命令の総数や種類を減らし、それぞれの命令が行う処理を単純なものにし、命令フォーマットの種類を減らし、オペランドのアドレッシングを単純化する、などといった方向性により「命令セットを縮小して」設計されたコンピュータ（プロセッサ）である。この方向性が新しいものとして提案された際、従来のその逆の方向性を指すレトロニムとしてCISCという語が同時に提案された。
注釈
- ^ 例えば、カウンタレジスタをデクリメントし、減算結果が非ゼロであればジャンプし、ゼロであれば後続の命令を実行する、ループを構成するのに便利な命令や、文字列を転送するストリング命令など
- ^ データの退避や復帰、割り込み発生時のレジスタの退避、サブルーチンからリターンする際のアドレスの保存など。
- ^ これは特別な同期命令を実行するまで、コードが存在する位置のメモリを書き換えても命令実行に影響しないということである。なぜならCPUは分離された命令キャッシュとデータキャッシュを持っているため
- ^ 通常のCPUでは、サブルーチンコール時にレジスタの内容をメモリのスタック領域に退避させ、復帰するときにメモリからレジスタに戻す
出典
- ^ RISCムーブメントが「IBM以外」で起きた、その理由 - ITMedia
- ^ "RISC I: A REDUCED INSTRUCTION SETVLSI COMPUTER"
- ^ a b ヘネシー&パターソン, p.478
- ^ Hisa Ando 2011, p. 128.
- ^ 五島正裕「20世紀の名著名論」『情報処理』46巻3号、317頁、情報処理学会、2005年3月。 これは原論文（下記）の評論である。
David A. Patterson and Carlo H.Sequin, “RISC I:A Reduced Instruction Set VLSI Computer” Proc. Int`l Symp. On Computer Architecture, 1981, pp. 443-457. - ^ Hisa Ando 2011, p. 127.
- ^ Hisa Ando 2011, p. 129.
- ^ 後藤弘茂 (1997年10月31日). “IntelとDEC、電撃提携でMPUの勢力地図が変わる”. IMPRESS PC Watch. インプレス. 2020年9月28日閲覧。
- reduced instruction set computerのページへのリンク
