ハイパー‐スレッディング【hyper-threading】
読み方：はいぱーすれっでぃんぐ
ハイパースレッディング・テクノロジー
(ハイパースレッディング から転送)
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2023/07/26 08:46 UTC 版)
ハイパースレッディング・テクノロジー (英: Hyper-Threading Technology、HTT) とは、インテルのハードウェアマルチスレッディング実装に対する同社の商標である。当初は、NetBurstマイクロアーキテクチャにおける同時マルチスレッディング (Simultaneous Multi-Threading; SMT) の実装に対して用いられていたが、その後、コードネームMontecitoの名で知られるプロセッサナンバー 90xxのItaniumにおけるSwitch-on-Event Multi-threading (SoEMT) （ブロック型マルチスレッディングの一種）にも用いられ、LPIA (Low Power on Intel Architecture) 製品の1つであるインオーダープロセッサのIntel AtomのSMT実装もハイパースレッディング・テクノロジーと称している。 これらの製品に共通しているのは、オペレーティングシステム (OS) が、ハイパースレッディングが有効なコアを、1つのコアではなく複数のコアと認識できる点である。
- ^ “Core iシリーズにも使われる「SMT」の利点と欠点”. ASCII.jp. 2022年8月11日閲覧。
- ^ x86アーキテクチャでは浮動小数演算に従来のx87命令を使うことが多かったが、x64アーキテクチャではスカラーの浮動小数演算もx87命令を使わずSSE/SSE2命令を利用して実行される。
- ^ インテル® ハイパースレッディング・テクノロジーのパフォーマンスに関する考察 | iSUS
- ^ インテルのハイパースレッディング技術でサーバ性能の低下が発生か - CNET Japan
- ^ Intel Coreマイクロアーキテクチャの目指す世界 - ＠IT
- ^ インテル® プロセッサの識別とCPUID命令, p.26
- ^ c++ - Logical CPU count return 16 instead of 4 - Stack Overflow
- ^ Intel® 64 and IA-32 Architectures Software Developer's Manual, p.325
- ^ Martin Giles (2019年5月16日). “インテル製CPUに新たな脆弱性、2011年以降の「ほぼすべて」に影響”. ASCII.jp. 2020年7月17日閲覧。
- ^ “Microarchitectural Data Sampling on Chrome OS” (英語). The Chromium Projects. 2020年7月17日閲覧。
[続きの解説]
「ハイパースレッディング・テクノロジー」の続きの解説一覧
- 1 ハイパースレッディング・テクノロジーとは
- 2 ハイパースレッディング・テクノロジーの概要
- 3 詳細
- 4 性能
- 5 脚注
- ハイパースレッディングのページへのリンク
